| 1 | /* |
| 2 | * Copyright 2007-2009 Freescale Semiconductor, Inc. All Rights Reserved. |
| 3 | * File: mcf548x_gpio.h |
| 4 | * Purpose: Register and bit definitions for the MCF548X |
| 5 | * |
| 6 | * Notes: |
| 7 | * |
| 8 | */ |
| 9 | |
| 10 | #ifndef _M5485GPIO_H_ |
| 11 | #define _M5485GPIO_H_ |
| 12 | |
| 13 | /********************************************************************* |
| 14 | * |
| 15 | * General Purpose I/O (GPIO) |
| 16 | * |
| 17 | *********************************************************************/ |
| 18 | |
| 19 | /* Register read/write macros */ |
| 20 | #define MCF_GPIO_PODR_FBCTL MCF_REG08(0x000A00) |
| 21 | #define MCF_GPIO_PODR_FBCS MCF_REG08(0x000A01) |
| 22 | #define MCF_GPIO_PODR_DMA MCF_REG08(0x000A02) |
| 23 | #define MCF_GPIO_PODR_FEC0H MCF_REG08(0x000A04) |
| 24 | #define MCF_GPIO_PODR_FEC0L MCF_REG08(0x000A05) |
| 25 | #define MCF_GPIO_PODR_FEC1H MCF_REG08(0x000A06) |
| 26 | #define MCF_GPIO_PODR_FEC1L MCF_REG08(0x000A07) |
| 27 | #define MCF_GPIO_PODR_FECI2C MCF_REG08(0x000A08) |
| 28 | #define MCF_GPIO_PODR_PCIBG MCF_REG08(0x000A09) |
| 29 | #define MCF_GPIO_PODR_PCIBR MCF_REG08(0x000A0A) |
| 30 | #define MCF_GPIO_PODR_PSC3PSC2 MCF_REG08(0x000A0C) |
| 31 | #define MCF_GPIO_PODR_PSC1PSC0 MCF_REG08(0x000A0D) |
| 32 | #define MCF_GPIO_PODR_DSPI MCF_REG08(0x000A0E) |
| 33 | #define MCF_GPIO_PDDR_FBCTL MCF_REG08(0x000A10) |
| 34 | #define MCF_GPIO_PDDR_FBCS MCF_REG08(0x000A11) |
| 35 | #define MCF_GPIO_PDDR_DMA MCF_REG08(0x000A12) |
| 36 | #define MCF_GPIO_PDDR_FEC0H MCF_REG08(0x000A14) |
| 37 | #define MCF_GPIO_PDDR_FEC0L MCF_REG08(0x000A15) |
| 38 | #define MCF_GPIO_PDDR_FEC1H MCF_REG08(0x000A16) |
| 39 | #define MCF_GPIO_PDDR_FEC1L MCF_REG08(0x000A17) |
| 40 | #define MCF_GPIO_PDDR_FECI2C MCF_REG08(0x000A18) |
| 41 | #define MCF_GPIO_PDDR_PCIBG MCF_REG08(0x000A19) |
| 42 | #define MCF_GPIO_PDDR_PCIBR MCF_REG08(0x000A1A) |
| 43 | #define MCF_GPIO_PDDR_PSC3PSC2 MCF_REG08(0x000A1C) |
| 44 | #define MCF_GPIO_PDDR_PSC1PSC0 MCF_REG08(0x000A1D) |
| 45 | #define MCF_GPIO_PDDR_DSPI MCF_REG08(0x000A1E) |
| 46 | #define MCF_GPIO_PPDSDR_FBCTL MCF_REG08(0x000A20) |
| 47 | #define MCF_GPIO_PPDSDR_FBCS MCF_REG08(0x000A21) |
| 48 | #define MCF_GPIO_PPDSDR_DMA MCF_REG08(0x000A22) |
| 49 | #define MCF_GPIO_PPDSDR_FEC0H MCF_REG08(0x000A24) |
| 50 | #define MCF_GPIO_PPDSDR_FEC0L MCF_REG08(0x000A25) |
| 51 | #define MCF_GPIO_PPDSDR_FEC1H MCF_REG08(0x000A26) |
| 52 | #define MCF_GPIO_PPDSDR_FEC1L MCF_REG08(0x000A27) |
| 53 | #define MCF_GPIO_PPDSDR_FECI2C MCF_REG08(0x000A28) |
| 54 | #define MCF_GPIO_PPDSDR_PCIBG MCF_REG08(0x000A29) |
| 55 | #define MCF_GPIO_PPDSDR_PCIBR MCF_REG08(0x000A2A) |
| 56 | #define MCF_GPIO_PPDSDR_PSC3PSC2 MCF_REG08(0x000A2C) |
| 57 | #define MCF_GPIO_PPDSDR_PSC1PSC0 MCF_REG08(0x000A2D) |
| 58 | #define MCF_GPIO_PPDSDR_DSPI MCF_REG08(0x000A2E) |
| 59 | #define MCF_GPIO_PCLRR_FBCTL MCF_REG08(0x000A30) |
| 60 | #define MCF_GPIO_PCLRR_FBCS MCF_REG08(0x000A31) |
| 61 | #define MCF_GPIO_PCLRR_DMA MCF_REG08(0x000A32) |
| 62 | #define MCF_GPIO_PCLRR_FEC0H MCF_REG08(0x000A34) |
| 63 | #define MCF_GPIO_PCLRR_FEC0L MCF_REG08(0x000A35) |
| 64 | #define MCF_GPIO_PCLRR_FEC1H MCF_REG08(0x000A36) |
| 65 | #define MCF_GPIO_PCLRR_FEC1L MCF_REG08(0x000A37) |
| 66 | #define MCF_GPIO_PCLRR_FECI2C MCF_REG08(0x000A38) |
| 67 | #define MCF_GPIO_PCLRR_PCIBG MCF_REG08(0x000A39) |
| 68 | #define MCF_GPIO_PCLRR_PCIBR MCF_REG08(0x000A3A) |
| 69 | #define MCF_GPIO_PCLRR_PSC3PSC2 MCF_REG08(0x000A3C) |
| 70 | #define MCF_GPIO_PCLRR_PSC1PSC0 MCF_REG08(0x000A3D) |
| 71 | #define MCF_GPIO_PCLRR_DSPI MCF_REG08(0x000A3E) |
| 72 | #define MCF_GPIO_PAR_FBCTL MCF_REG16(0x000A40) |
| 73 | #define MCF_GPIO_PAR_FBCS MCF_REG08(0x000A42) |
| 74 | #define MCF_GPIO_PAR_DMA MCF_REG08(0x000A43) |
| 75 | #define MCF_GPIO_PAR_FECI2CIRQ MCF_REG16(0x000A44) |
| 76 | #define MCF_GPIO_PAR_PCIBG MCF_REG16(0x000A48) |
| 77 | #define MCF_GPIO_PAR_PCIBR MCF_REG16(0x000A4A) |
| 78 | #define MCF_GPIO_PAR_PSC3 MCF_REG08(0x000A4C) |
| 79 | #define MCF_GPIO_PAR_PSC2 MCF_REG08(0x000A4D) |
| 80 | #define MCF_GPIO_PAR_PSC1 MCF_REG08(0x000A4E) |
| 81 | #define MCF_GPIO_PAR_PSC0 MCF_REG08(0x000A4F) |
| 82 | #define MCF_GPIO_PAR_DSPI MCF_REG16(0x000A50) |
| 83 | #define MCF_GPIO_PAR_TIMER MCF_REG08(0x000A52) |
| 84 | |
| 85 | /* Bit definitions and macros for MCF_GPIO_PODR_FBCTL */ |
| 86 | #define MCF_GPIO_PODR_FBCTL_PODRFBCTL0 (0x01) |
| 87 | #define MCF_GPIO_PODR_FBCTL_PODRFBCTL1 (0x02) |
| 88 | #define MCF_GPIO_PODR_FBCTL_PODRFBCTL2 (0x04) |
| 89 | #define MCF_GPIO_PODR_FBCTL_PODRFBCTL3 (0x08) |
| 90 | #define MCF_GPIO_PODR_FBCTL_PODRFBCTL4 (0x10) |
| 91 | #define MCF_GPIO_PODR_FBCTL_PODRFBCTL5 (0x20) |
| 92 | #define MCF_GPIO_PODR_FBCTL_PODRFBCTL6 (0x40) |
| 93 | #define MCF_GPIO_PODR_FBCTL_PODRFBCTL7 (0x80) |
| 94 | |
| 95 | /* Bit definitions and macros for MCF_GPIO_PODR_FBCS */ |
| 96 | #define MCF_GPIO_PODR_FBCS_PODRFBCS1 (0x02) |
| 97 | #define MCF_GPIO_PODR_FBCS_PODRFBCS2 (0x04) |
| 98 | #define MCF_GPIO_PODR_FBCS_PODRFBCS3 (0x08) |
| 99 | #define MCF_GPIO_PODR_FBCS_PODRFBCS4 (0x10) |
| 100 | #define MCF_GPIO_PODR_FBCS_PODRFBCS5 (0x20) |
| 101 | |
| 102 | /* Bit definitions and macros for MCF_GPIO_PODR_DMA */ |
| 103 | #define MCF_GPIO_PODR_DMA_PODRDMA0 (0x01) |
| 104 | #define MCF_GPIO_PODR_DMA_PODRDMA1 (0x02) |
| 105 | #define MCF_GPIO_PODR_DMA_PODRDMA2 (0x04) |
| 106 | #define MCF_GPIO_PODR_DMA_PODRDMA3 (0x08) |
| 107 | |
| 108 | /* Bit definitions and macros for MCF_GPIO_PODR_FEC0H */ |
| 109 | #define MCF_GPIO_PODR_FEC0H_PODRFEC0H0 (0x01) |
| 110 | #define MCF_GPIO_PODR_FEC0H_PODRFEC0H1 (0x02) |
| 111 | #define MCF_GPIO_PODR_FEC0H_PODRFEC0H2 (0x04) |
| 112 | #define MCF_GPIO_PODR_FEC0H_PODRFEC0H3 (0x08) |
| 113 | #define MCF_GPIO_PODR_FEC0H_PODRFEC0H4 (0x10) |
| 114 | #define MCF_GPIO_PODR_FEC0H_PODRFEC0H5 (0x20) |
| 115 | #define MCF_GPIO_PODR_FEC0H_PODRFEC0H6 (0x40) |
| 116 | #define MCF_GPIO_PODR_FEC0H_PODRFEC0H7 (0x80) |
| 117 | |
| 118 | /* Bit definitions and macros for MCF_GPIO_PODR_FEC0L */ |
| 119 | #define MCF_GPIO_PODR_FEC0L_PODRFEC0L0 (0x01) |
| 120 | #define MCF_GPIO_PODR_FEC0L_PODRFEC0L1 (0x02) |
| 121 | #define MCF_GPIO_PODR_FEC0L_PODRFEC0L2 (0x04) |
| 122 | #define MCF_GPIO_PODR_FEC0L_PODRFEC0L3 (0x08) |
| 123 | #define MCF_GPIO_PODR_FEC0L_PODRFEC0L4 (0x10) |
| 124 | #define MCF_GPIO_PODR_FEC0L_PODRFEC0L5 (0x20) |
| 125 | #define MCF_GPIO_PODR_FEC0L_PODRFEC0L6 (0x40) |
| 126 | #define MCF_GPIO_PODR_FEC0L_PODRFEC0L7 (0x80) |
| 127 | |
| 128 | /* Bit definitions and macros for MCF_GPIO_PODR_FEC1H */ |
| 129 | #define MCF_GPIO_PODR_FEC1H_PODRFEC1H0 (0x01) |
| 130 | #define MCF_GPIO_PODR_FEC1H_PODRFEC1H1 (0x02) |
| 131 | #define MCF_GPIO_PODR_FEC1H_PODRFEC1H2 (0x04) |
| 132 | #define MCF_GPIO_PODR_FEC1H_PODRFEC1H3 (0x08) |
| 133 | #define MCF_GPIO_PODR_FEC1H_PODRFEC1H4 (0x10) |
| 134 | #define MCF_GPIO_PODR_FEC1H_PODRFEC1H5 (0x20) |
| 135 | #define MCF_GPIO_PODR_FEC1H_PODRFEC1H6 (0x40) |
| 136 | #define MCF_GPIO_PODR_FEC1H_PODRFEC1H7 (0x80) |
| 137 | |
| 138 | /* Bit definitions and macros for MCF_GPIO_PODR_FEC1L */ |
| 139 | #define MCF_GPIO_PODR_FEC1L_PODRFEC1L0 (0x01) |
| 140 | #define MCF_GPIO_PODR_FEC1L_PODRFEC1L1 (0x02) |
| 141 | #define MCF_GPIO_PODR_FEC1L_PODRFEC1L2 (0x04) |
| 142 | #define MCF_GPIO_PODR_FEC1L_PODRFEC1L3 (0x08) |
| 143 | #define MCF_GPIO_PODR_FEC1L_PODRFEC1L4 (0x10) |
| 144 | #define MCF_GPIO_PODR_FEC1L_PODRFEC1L5 (0x20) |
| 145 | #define MCF_GPIO_PODR_FEC1L_PODRFEC1L6 (0x40) |
| 146 | #define MCF_GPIO_PODR_FEC1L_PODRFEC1L7 (0x80) |
| 147 | |
| 148 | /* Bit definitions and macros for MCF_GPIO_PODR_FECI2C */ |
| 149 | #define MCF_GPIO_PODR_FECI2C_PODRFECI2C0 (0x01) |
| 150 | #define MCF_GPIO_PODR_FECI2C_PODRFECI2C1 (0x02) |
| 151 | #define MCF_GPIO_PODR_FECI2C_PODRFECI2C2 (0x04) |
| 152 | #define MCF_GPIO_PODR_FECI2C_PODRFECI2C3 (0x08) |
| 153 | |
| 154 | /* Bit definitions and macros for MCF_GPIO_PODR_PCIBG */ |
| 155 | #define MCF_GPIO_PODR_PCIBG_PODRPCIBG0 (0x01) |
| 156 | #define MCF_GPIO_PODR_PCIBG_PODRPCIBG1 (0x02) |
| 157 | #define MCF_GPIO_PODR_PCIBG_PODRPCIBG2 (0x04) |
| 158 | #define MCF_GPIO_PODR_PCIBG_PODRPCIBG3 (0x08) |
| 159 | #define MCF_GPIO_PODR_PCIBG_PODRPCIBG4 (0x10) |
| 160 | |
| 161 | /* Bit definitions and macros for MCF_GPIO_PODR_PCIBR */ |
| 162 | #define MCF_GPIO_PODR_PCIBR_PODRPCIBR0 (0x01) |
| 163 | #define MCF_GPIO_PODR_PCIBR_PODRPCIBR1 (0x02) |
| 164 | #define MCF_GPIO_PODR_PCIBR_PODRPCIBR2 (0x04) |
| 165 | #define MCF_GPIO_PODR_PCIBR_PODRPCIBR3 (0x08) |
| 166 | #define MCF_GPIO_PODR_PCIBR_PODRPCIBR4 (0x10) |
| 167 | |
| 168 | /* Bit definitions and macros for MCF_GPIO_PODR_PSC3PSC2 */ |
| 169 | #define MCF_GPIO_PODR_PSC3PSC2_PODRPSC3PSC20 (0x01) |
| 170 | #define MCF_GPIO_PODR_PSC3PSC2_PODRPSC3PSC21 (0x02) |
| 171 | #define MCF_GPIO_PODR_PSC3PSC2_PODRPSC3PSC22 (0x04) |
| 172 | #define MCF_GPIO_PODR_PSC3PSC2_PODRPSC3PSC23 (0x08) |
| 173 | #define MCF_GPIO_PODR_PSC3PSC2_PODRPSC3PSC24 (0x10) |
| 174 | #define MCF_GPIO_PODR_PSC3PSC2_PODRPSC3PSC25 (0x20) |
| 175 | #define MCF_GPIO_PODR_PSC3PSC2_PODRPSC3PSC26 (0x40) |
| 176 | #define MCF_GPIO_PODR_PSC3PSC2_PODRPSC3PSC27 (0x80) |
| 177 | |
| 178 | /* Bit definitions and macros for MCF_GPIO_PODR_PSC1PSC0 */ |
| 179 | #define MCF_GPIO_PODR_PSC1PSC0_PODRPSC1PSC00 (0x01) |
| 180 | #define MCF_GPIO_PODR_PSC1PSC0_PODRPSC1PSC01 (0x02) |
| 181 | #define MCF_GPIO_PODR_PSC1PSC0_PODRPSC1PSC02 (0x04) |
| 182 | #define MCF_GPIO_PODR_PSC1PSC0_PODRPSC1PSC03 (0x08) |
| 183 | #define MCF_GPIO_PODR_PSC1PSC0_PODRPSC1PSC04 (0x10) |
| 184 | #define MCF_GPIO_PODR_PSC1PSC0_PODRPSC1PSC05 (0x20) |
| 185 | #define MCF_GPIO_PODR_PSC1PSC0_PODRPSC1PSC06 (0x40) |
| 186 | #define MCF_GPIO_PODR_PSC1PSC0_PODRPSC1PSC07 (0x80) |
| 187 | |
| 188 | /* Bit definitions and macros for MCF_GPIO_PODR_DSPI */ |
| 189 | #define MCF_GPIO_PODR_DSPI_PODRDSPI0 (0x01) |
| 190 | #define MCF_GPIO_PODR_DSPI_PODRDSPI1 (0x02) |
| 191 | #define MCF_GPIO_PODR_DSPI_PODRDSPI2 (0x04) |
| 192 | #define MCF_GPIO_PODR_DSPI_PODRDSPI3 (0x08) |
| 193 | #define MCF_GPIO_PODR_DSPI_PODRDSPI4 (0x10) |
| 194 | #define MCF_GPIO_PODR_DSPI_PODRDSPI5 (0x20) |
| 195 | #define MCF_GPIO_PODR_DSPI_PODRDSPI6 (0x40) |
| 196 | |
| 197 | /* Bit definitions and macros for MCF_GPIO_PDDR_FBCTL */ |
| 198 | #define MCF_GPIO_PDDR_FBCTL_PDDRFBCTL0 (0x01) |
| 199 | #define MCF_GPIO_PDDR_FBCTL_PDDRFBCTL1 (0x02) |
| 200 | #define MCF_GPIO_PDDR_FBCTL_PDDRFBCTL2 (0x04) |
| 201 | #define MCF_GPIO_PDDR_FBCTL_PDDRFBCTL3 (0x08) |
| 202 | #define MCF_GPIO_PDDR_FBCTL_PDDRFBCTL4 (0x10) |
| 203 | #define MCF_GPIO_PDDR_FBCTL_PDDRFBCTL5 (0x20) |
| 204 | #define MCF_GPIO_PDDR_FBCTL_PDDRFBCTL6 (0x40) |
| 205 | #define MCF_GPIO_PDDR_FBCTL_PDDRFBCTL7 (0x80) |
| 206 | |
| 207 | /* Bit definitions and macros for MCF_GPIO_PDDR_FBCS */ |
| 208 | #define MCF_GPIO_PDDR_FBCS_PDDRFBCS1 (0x02) |
| 209 | #define MCF_GPIO_PDDR_FBCS_PDDRFBCS2 (0x04) |
| 210 | #define MCF_GPIO_PDDR_FBCS_PDDRFBCS3 (0x08) |
| 211 | #define MCF_GPIO_PDDR_FBCS_PDDRFBCS4 (0x10) |
| 212 | #define MCF_GPIO_PDDR_FBCS_PDDRFBCS5 (0x20) |
| 213 | |
| 214 | /* Bit definitions and macros for MCF_GPIO_PDDR_DMA */ |
| 215 | #define MCF_GPIO_PDDR_DMA_PDDRDMA0 (0x01) |
| 216 | #define MCF_GPIO_PDDR_DMA_PDDRDMA1 (0x02) |
| 217 | #define MCF_GPIO_PDDR_DMA_PDDRDMA2 (0x04) |
| 218 | #define MCF_GPIO_PDDR_DMA_PDDRDMA3 (0x08) |
| 219 | |
| 220 | /* Bit definitions and macros for MCF_GPIO_PDDR_FEC0H */ |
| 221 | #define MCF_GPIO_PDDR_FEC0H_PDDRFEC0H0 (0x01) |
| 222 | #define MCF_GPIO_PDDR_FEC0H_PDDRFEC0H1 (0x02) |
| 223 | #define MCF_GPIO_PDDR_FEC0H_PDDRFEC0H2 (0x04) |
| 224 | #define MCF_GPIO_PDDR_FEC0H_PDDRFEC0H3 (0x08) |
| 225 | #define MCF_GPIO_PDDR_FEC0H_PDDRFEC0H4 (0x10) |
| 226 | #define MCF_GPIO_PDDR_FEC0H_PDDRFEC0H5 (0x20) |
| 227 | #define MCF_GPIO_PDDR_FEC0H_PDDRFEC0H6 (0x40) |
| 228 | #define MCF_GPIO_PDDR_FEC0H_PDDRFEC0H7 (0x80) |
| 229 | |
| 230 | /* Bit definitions and macros for MCF_GPIO_PDDR_FEC0L */ |
| 231 | #define MCF_GPIO_PDDR_FEC0L_PDDRFEC0L0 (0x01) |
| 232 | #define MCF_GPIO_PDDR_FEC0L_PDDRFEC0L1 (0x02) |
| 233 | #define MCF_GPIO_PDDR_FEC0L_PDDRFEC0L2 (0x04) |
| 234 | #define MCF_GPIO_PDDR_FEC0L_PDDRFEC0L3 (0x08) |
| 235 | #define MCF_GPIO_PDDR_FEC0L_PDDRFEC0L4 (0x10) |
| 236 | #define MCF_GPIO_PDDR_FEC0L_PDDRFEC0L5 (0x20) |
| 237 | #define MCF_GPIO_PDDR_FEC0L_PDDRFEC0L6 (0x40) |
| 238 | #define MCF_GPIO_PDDR_FEC0L_PDDRFEC0L7 (0x80) |
| 239 | |
| 240 | /* Bit definitions and macros for MCF_GPIO_PDDR_FEC1H */ |
| 241 | #define MCF_GPIO_PDDR_FEC1H_PDDRFEC1H0 (0x01) |
| 242 | #define MCF_GPIO_PDDR_FEC1H_PDDRFEC1H1 (0x02) |
| 243 | #define MCF_GPIO_PDDR_FEC1H_PDDRFEC1H2 (0x04) |
| 244 | #define MCF_GPIO_PDDR_FEC1H_PDDRFEC1H3 (0x08) |
| 245 | #define MCF_GPIO_PDDR_FEC1H_PDDRFEC1H4 (0x10) |
| 246 | #define MCF_GPIO_PDDR_FEC1H_PDDRFEC1H5 (0x20) |
| 247 | #define MCF_GPIO_PDDR_FEC1H_PDDRFEC1H6 (0x40) |
| 248 | #define MCF_GPIO_PDDR_FEC1H_PDDRFEC1H7 (0x80) |
| 249 | |
| 250 | /* Bit definitions and macros for MCF_GPIO_PDDR_FEC1L */ |
| 251 | #define MCF_GPIO_PDDR_FEC1L_PDDRFEC1L0 (0x01) |
| 252 | #define MCF_GPIO_PDDR_FEC1L_PDDRFEC1L1 (0x02) |
| 253 | #define MCF_GPIO_PDDR_FEC1L_PDDRFEC1L2 (0x04) |
| 254 | #define MCF_GPIO_PDDR_FEC1L_PDDRFEC1L3 (0x08) |
| 255 | #define MCF_GPIO_PDDR_FEC1L_PDDRFEC1L4 (0x10) |
| 256 | #define MCF_GPIO_PDDR_FEC1L_PDDRFEC1L5 (0x20) |
| 257 | #define MCF_GPIO_PDDR_FEC1L_PDDRFEC1L6 (0x40) |
| 258 | #define MCF_GPIO_PDDR_FEC1L_PDDRFEC1L7 (0x80) |
| 259 | |
| 260 | /* Bit definitions and macros for MCF_GPIO_PDDR_FECI2C */ |
| 261 | #define MCF_GPIO_PDDR_FECI2C_PDDRFECI2C0 (0x01) |
| 262 | #define MCF_GPIO_PDDR_FECI2C_PDDRFECI2C1 (0x02) |
| 263 | #define MCF_GPIO_PDDR_FECI2C_PDDRFECI2C2 (0x04) |
| 264 | #define MCF_GPIO_PDDR_FECI2C_PDDRFECI2C3 (0x08) |
| 265 | |
| 266 | /* Bit definitions and macros for MCF_GPIO_PDDR_PCIBG */ |
| 267 | #define MCF_GPIO_PDDR_PCIBG_PDDRPCIBG0 (0x01) |
| 268 | #define MCF_GPIO_PDDR_PCIBG_PDDRPCIBG1 (0x02) |
| 269 | #define MCF_GPIO_PDDR_PCIBG_PDDRPCIBG2 (0x04) |
| 270 | #define MCF_GPIO_PDDR_PCIBG_PDDRPCIBG3 (0x08) |
| 271 | #define MCF_GPIO_PDDR_PCIBG_PDDRPCIBG4 (0x10) |
| 272 | |
| 273 | /* Bit definitions and macros for MCF_GPIO_PDDR_PCIBR */ |
| 274 | #define MCF_GPIO_PDDR_PCIBR_PDDRPCIBR0 (0x01) |
| 275 | #define MCF_GPIO_PDDR_PCIBR_PDDRPCIBR1 (0x02) |
| 276 | #define MCF_GPIO_PDDR_PCIBR_PDDRPCIBR2 (0x04) |
| 277 | #define MCF_GPIO_PDDR_PCIBR_PDDRPCIBR3 (0x08) |
| 278 | #define MCF_GPIO_PDDR_PCIBR_PDDRPCIBR4 (0x10) |
| 279 | |
| 280 | /* Bit definitions and macros for MCF_GPIO_PDDR_PSC3PSC2 */ |
| 281 | #define MCF_GPIO_PDDR_PSC3PSC2_PDDRPSC3PSC20 (0x01) |
| 282 | #define MCF_GPIO_PDDR_PSC3PSC2_PDDRPSC3PSC21 (0x02) |
| 283 | #define MCF_GPIO_PDDR_PSC3PSC2_PDDRPSC3PSC22 (0x04) |
| 284 | #define MCF_GPIO_PDDR_PSC3PSC2_PDDRPSC3PSC23 (0x08) |
| 285 | #define MCF_GPIO_PDDR_PSC3PSC2_PDDRPSC3PSC24 (0x10) |
| 286 | #define MCF_GPIO_PDDR_PSC3PSC2_PDDRPSC3PSC25 (0x20) |
| 287 | #define MCF_GPIO_PDDR_PSC3PSC2_PDDRPSC3PSC26 (0x40) |
| 288 | #define MCF_GPIO_PDDR_PSC3PSC2_PDDRPSC3PSC27 (0x80) |
| 289 | |
| 290 | /* Bit definitions and macros for MCF_GPIO_PDDR_PSC1PSC0 */ |
| 291 | #define MCF_GPIO_PDDR_PSC1PSC0_PDDRPSC1PSC00 (0x01) |
| 292 | #define MCF_GPIO_PDDR_PSC1PSC0_PDDRPSC1PSC01 (0x02) |
| 293 | #define MCF_GPIO_PDDR_PSC1PSC0_PDDRPSC1PSC02 (0x04) |
| 294 | #define MCF_GPIO_PDDR_PSC1PSC0_PDDRPSC1PSC03 (0x08) |
| 295 | #define MCF_GPIO_PDDR_PSC1PSC0_PDDRPSC1PSC04 (0x10) |
| 296 | #define MCF_GPIO_PDDR_PSC1PSC0_PDDRPSC1PSC05 (0x20) |
| 297 | #define MCF_GPIO_PDDR_PSC1PSC0_PDDRPSC1PSC06 (0x40) |
| 298 | #define MCF_GPIO_PDDR_PSC1PSC0_PDDRPSC1PSC07 (0x80) |
| 299 | |
| 300 | /* Bit definitions and macros for MCF_GPIO_PDDR_DSPI */ |
| 301 | #define MCF_GPIO_PDDR_DSPI_PDDRDSPI0 (0x01) |
| 302 | #define MCF_GPIO_PDDR_DSPI_PDDRDSPI1 (0x02) |
| 303 | #define MCF_GPIO_PDDR_DSPI_PDDRDSPI2 (0x04) |
| 304 | #define MCF_GPIO_PDDR_DSPI_PDDRDSPI3 (0x08) |
| 305 | #define MCF_GPIO_PDDR_DSPI_PDDRDSPI4 (0x10) |
| 306 | #define MCF_GPIO_PDDR_DSPI_PDDRDSPI5 (0x20) |
| 307 | #define MCF_GPIO_PDDR_DSPI_PDDRDSPI6 (0x40) |
| 308 | |
| 309 | /* Bit definitions and macros for MCF_GPIO_PPDSDR_FBCTL */ |
| 310 | #define MCF_GPIO_PPDSDR_FBCTL_PPDSDRFBCTL0 (0x01) |
| 311 | #define MCF_GPIO_PPDSDR_FBCTL_PPDSDRFBCTL1 (0x02) |
| 312 | #define MCF_GPIO_PPDSDR_FBCTL_PPDSDRFBCTL2 (0x04) |
| 313 | #define MCF_GPIO_PPDSDR_FBCTL_PPDSDRFBCTL3 (0x08) |
| 314 | #define MCF_GPIO_PPDSDR_FBCTL_PPDSDRFBCTL4 (0x10) |
| 315 | #define MCF_GPIO_PPDSDR_FBCTL_PPDSDRFBCTL5 (0x20) |
| 316 | #define MCF_GPIO_PPDSDR_FBCTL_PPDSDRFBCTL6 (0x40) |
| 317 | #define MCF_GPIO_PPDSDR_FBCTL_PPDSDRFBCTL7 (0x80) |
| 318 | |
| 319 | /* Bit definitions and macros for MCF_GPIO_PPDSDR_FBCS */ |
| 320 | #define MCF_GPIO_PPDSDR_FBCS_PPDSDRFBCS1 (0x02) |
| 321 | #define MCF_GPIO_PPDSDR_FBCS_PPDSDRFBCS2 (0x04) |
| 322 | #define MCF_GPIO_PPDSDR_FBCS_PPDSDRFBCS3 (0x08) |
| 323 | #define MCF_GPIO_PPDSDR_FBCS_PPDSDRFBCS4 (0x10) |
| 324 | #define MCF_GPIO_PPDSDR_FBCS_PPDSDRFBCS5 (0x20) |
| 325 | |
| 326 | /* Bit definitions and macros for MCF_GPIO_PPDSDR_DMA */ |
| 327 | #define MCF_GPIO_PPDSDR_DMA_PPDSDRDMA0 (0x01) |
| 328 | #define MCF_GPIO_PPDSDR_DMA_PPDSDRDMA1 (0x02) |
| 329 | #define MCF_GPIO_PPDSDR_DMA_PPDSDRDMA2 (0x04) |
| 330 | #define MCF_GPIO_PPDSDR_DMA_PPDSDRDMA3 (0x08) |
| 331 | |
| 332 | /* Bit definitions and macros for MCF_GPIO_PPDSDR_FEC0H */ |
| 333 | #define MCF_GPIO_PPDSDR_FEC0H_PPDSDRFEC0H0 (0x01) |
| 334 | #define MCF_GPIO_PPDSDR_FEC0H_PPDSDRFEC0H1 (0x02) |
| 335 | #define MCF_GPIO_PPDSDR_FEC0H_PPDSDRFEC0H2 (0x04) |
| 336 | #define MCF_GPIO_PPDSDR_FEC0H_PPDSDRFEC0H3 (0x08) |
| 337 | #define MCF_GPIO_PPDSDR_FEC0H_PPDSDRFEC0H4 (0x10) |
| 338 | #define MCF_GPIO_PPDSDR_FEC0H_PPDSDRFEC0H5 (0x20) |
| 339 | #define MCF_GPIO_PPDSDR_FEC0H_PPDSDRFEC0H6 (0x40) |
| 340 | #define MCF_GPIO_PPDSDR_FEC0H_PPDSDRFEC0H7 (0x80) |
| 341 | |
| 342 | /* Bit definitions and macros for MCF_GPIO_PPDSDR_FEC0L */ |
| 343 | #define MCF_GPIO_PPDSDR_FEC0L_PPDSDRFEC0L0 (0x01) |
| 344 | #define MCF_GPIO_PPDSDR_FEC0L_PPDSDRFEC0L1 (0x02) |
| 345 | #define MCF_GPIO_PPDSDR_FEC0L_PPDSDRFEC0L2 (0x04) |
| 346 | #define MCF_GPIO_PPDSDR_FEC0L_PPDSDRFEC0L3 (0x08) |
| 347 | #define MCF_GPIO_PPDSDR_FEC0L_PPDSDRFEC0L4 (0x10) |
| 348 | #define MCF_GPIO_PPDSDR_FEC0L_PPDSDRFEC0L5 (0x20) |
| 349 | #define MCF_GPIO_PPDSDR_FEC0L_PPDSDRFEC0L6 (0x40) |
| 350 | #define MCF_GPIO_PPDSDR_FEC0L_PPDSDRFEC0L7 (0x80) |
| 351 | |
| 352 | /* Bit definitions and macros for MCF_GPIO_PPDSDR_FEC1H */ |
| 353 | #define MCF_GPIO_PPDSDR_FEC1H_PPDSDRFEC1H0 (0x01) |
| 354 | #define MCF_GPIO_PPDSDR_FEC1H_PPDSDRFEC1H1 (0x02) |
| 355 | #define MCF_GPIO_PPDSDR_FEC1H_PPDSDRFEC1H2 (0x04) |
| 356 | #define MCF_GPIO_PPDSDR_FEC1H_PPDSDRFEC1H3 (0x08) |
| 357 | #define MCF_GPIO_PPDSDR_FEC1H_PPDSDRFEC1H4 (0x10) |
| 358 | #define MCF_GPIO_PPDSDR_FEC1H_PPDSDRFEC1H5 (0x20) |
| 359 | #define MCF_GPIO_PPDSDR_FEC1H_PPDSDRFEC1H6 (0x40) |
| 360 | #define MCF_GPIO_PPDSDR_FEC1H_PPDSDRFEC1H7 (0x80) |
| 361 | |
| 362 | /* Bit definitions and macros for MCF_GPIO_PPDSDR_FEC1L */ |
| 363 | #define MCF_GPIO_PPDSDR_FEC1L_PPDSDRFEC1L0 (0x01) |
| 364 | #define MCF_GPIO_PPDSDR_FEC1L_PPDSDRFEC1L1 (0x02) |
| 365 | #define MCF_GPIO_PPDSDR_FEC1L_PPDSDRFEC1L2 (0x04) |
| 366 | #define MCF_GPIO_PPDSDR_FEC1L_PPDSDRFEC1L3 (0x08) |
| 367 | #define MCF_GPIO_PPDSDR_FEC1L_PPDSDRFEC1L4 (0x10) |
| 368 | #define MCF_GPIO_PPDSDR_FEC1L_PPDSDRFEC1L5 (0x20) |
| 369 | #define MCF_GPIO_PPDSDR_FEC1L_PPDSDRFEC1L6 (0x40) |
| 370 | #define MCF_GPIO_PPDSDR_FEC1L_PPDSDRFEC1L7 (0x80) |
| 371 | |
| 372 | /* Bit definitions and macros for MCF_GPIO_PPDSDR_FECI2C */ |
| 373 | #define MCF_GPIO_PPDSDR_FECI2C_PPDSDRFECI2C0 (0x01) |
| 374 | #define MCF_GPIO_PPDSDR_FECI2C_PPDSDRFECI2C1 (0x02) |
| 375 | #define MCF_GPIO_PPDSDR_FECI2C_PPDSDRFECI2C2 (0x04) |
| 376 | #define MCF_GPIO_PPDSDR_FECI2C_PPDSDRFECI2C3 (0x08) |
| 377 | |
| 378 | /* Bit definitions and macros for MCF_GPIO_PPDSDR_PCIBG */ |
| 379 | #define MCF_GPIO_PPDSDR_PCIBG_PPDSDRPCIBG0 (0x01) |
| 380 | #define MCF_GPIO_PPDSDR_PCIBG_PPDSDRPCIBG1 (0x02) |
| 381 | #define MCF_GPIO_PPDSDR_PCIBG_PPDSDRPCIBG2 (0x04) |
| 382 | #define MCF_GPIO_PPDSDR_PCIBG_PPDSDRPCIBG3 (0x08) |
| 383 | #define MCF_GPIO_PPDSDR_PCIBG_PPDSDRPCIBG4 (0x10) |
| 384 | |
| 385 | /* Bit definitions and macros for MCF_GPIO_PPDSDR_PCIBR */ |
| 386 | #define MCF_GPIO_PPDSDR_PCIBR_PPDSDRPCIBR0 (0x01) |
| 387 | #define MCF_GPIO_PPDSDR_PCIBR_PPDSDRPCIBR1 (0x02) |
| 388 | #define MCF_GPIO_PPDSDR_PCIBR_PPDSDRPCIBR2 (0x04) |
| 389 | #define MCF_GPIO_PPDSDR_PCIBR_PPDSDRPCIBR3 (0x08) |
| 390 | #define MCF_GPIO_PPDSDR_PCIBR_PPDSDRPCIBR4 (0x10) |
| 391 | |
| 392 | /* Bit definitions and macros for MCF_GPIO_PPDSDR_PSC3PSC2 */ |
| 393 | #define MCF_GPIO_PPDSDR_PSC3PSC2_PPDSDRPSC3PSC20 (0x01) |
| 394 | #define MCF_GPIO_PPDSDR_PSC3PSC2_PPDSDRPSC3PSC21 (0x02) |
| 395 | #define MCF_GPIO_PPDSDR_PSC3PSC2_PPDSDRPSC3PSC22 (0x04) |
| 396 | #define MCF_GPIO_PPDSDR_PSC3PSC2_PPDSDRPSC3PSC23 (0x08) |
| 397 | #define MCF_GPIO_PPDSDR_PSC3PSC2_PDDRPSC3PSC24 (0x10) |
| 398 | #define MCF_GPIO_PPDSDR_PSC3PSC2_PDDRPSC3PSC25 (0x20) |
| 399 | #define MCF_GPIO_PPDSDR_PSC3PSC2_PPDSDRPSC3PSC26 (0x40) |
| 400 | #define MCF_GPIO_PPDSDR_PSC3PSC2_PPDSDRPSC3PSC27 (0x80) |
| 401 | |
| 402 | /* Bit definitions and macros for MCF_GPIO_PPDSDR_PSC1PSC0 */ |
| 403 | #define MCF_GPIO_PPDSDR_PSC1PSC0_PPDSDRPSC1PSC00 (0x01) |
| 404 | #define MCF_GPIO_PPDSDR_PSC1PSC0_PDDRPSC1PSC01 (0x02) |
| 405 | #define MCF_GPIO_PPDSDR_PSC1PSC0_PPDSDRPSC1PSC02 (0x04) |
| 406 | #define MCF_GPIO_PPDSDR_PSC1PSC0_PDDRPSC1PSC03 (0x08) |
| 407 | #define MCF_GPIO_PPDSDR_PSC1PSC0_PPDSDRPSC1PSC04 (0x10) |
| 408 | #define MCF_GPIO_PPDSDR_PSC1PSC0_PPDSDRPSC1PSC05 (0x20) |
| 409 | #define MCF_GPIO_PPDSDR_PSC1PSC0_PPDSDRPSC1PSC06 (0x40) |
| 410 | #define MCF_GPIO_PPDSDR_PSC1PSC0_PPDSDRPSC1PSC07 (0x80) |
| 411 | |
| 412 | /* Bit definitions and macros for MCF_GPIO_PPDSDR_DSPI */ |
| 413 | #define MCF_GPIO_PPDSDR_DSPI_PPDSDRDSPI0 (0x01) |
| 414 | #define MCF_GPIO_PPDSDR_DSPI_PPDSDRDSPI1 (0x02) |
| 415 | #define MCF_GPIO_PPDSDR_DSPI_PPDSDRDSPI2 (0x04) |
| 416 | #define MCF_GPIO_PPDSDR_DSPI_PPDSDRDSPI3 (0x08) |
| 417 | #define MCF_GPIO_PPDSDR_DSPI_PDDRDSPI4 (0x10) |
| 418 | #define MCF_GPIO_PPDSDR_DSPI_PPDSDRDSPI5 (0x20) |
| 419 | #define MCF_GPIO_PPDSDR_DSPI_PPDSDRDSPI6 (0x40) |
| 420 | |
| 421 | /* Bit definitions and macros for MCF_GPIO_PCLRR_FBCTL */ |
| 422 | #define MCF_GPIO_PCLRR_FBCTL_PCLRRFBCTL0 (0x01) |
| 423 | #define MCF_GPIO_PCLRR_FBCTL_PCLRRFBCTL1 (0x02) |
| 424 | #define MCF_GPIO_PCLRR_FBCTL_PCLRRFBCTL2 (0x04) |
| 425 | #define MCF_GPIO_PCLRR_FBCTL_PCLRRFBCTL3 (0x08) |
| 426 | #define MCF_GPIO_PCLRR_FBCTL_PCLRRFBCTL4 (0x10) |
| 427 | #define MCF_GPIO_PCLRR_FBCTL_PCLRRFBCTL5 (0x20) |
| 428 | #define MCF_GPIO_PCLRR_FBCTL_PCLRRFBCTL6 (0x40) |
| 429 | #define MCF_GPIO_PCLRR_FBCTL_PCLRRFBCTL7 (0x80) |
| 430 | |
| 431 | /* Bit definitions and macros for MCF_GPIO_PCLRR_FBCS */ |
| 432 | #define MCF_GPIO_PCLRR_FBCS_PCLRRFBCS1 (0x02) |
| 433 | #define MCF_GPIO_PCLRR_FBCS_PCLRRFBCS2 (0x04) |
| 434 | #define MCF_GPIO_PCLRR_FBCS_PCLRRFBCS3 (0x08) |
| 435 | #define MCF_GPIO_PCLRR_FBCS_PCLRRFBCS4 (0x10) |
| 436 | #define MCF_GPIO_PCLRR_FBCS_PCLRRFBCS5 (0x20) |
| 437 | |
| 438 | /* Bit definitions and macros for MCF_GPIO_PCLRR_DMA */ |
| 439 | #define MCF_GPIO_PCLRR_DMA_PCLRRDMA0 (0x01) |
| 440 | #define MCF_GPIO_PCLRR_DMA_PCLRRDMA1 (0x02) |
| 441 | #define MCF_GPIO_PCLRR_DMA_PCLRRDMA2 (0x04) |
| 442 | #define MCF_GPIO_PCLRR_DMA_PCLRRDMA3 (0x08) |
| 443 | |
| 444 | /* Bit definitions and macros for MCF_GPIO_PCLRR_FEC0H */ |
| 445 | #define MCF_GPIO_PCLRR_FEC0H_PCLRRFEC0H0 (0x01) |
| 446 | #define MCF_GPIO_PCLRR_FEC0H_PCLRRFEC0H1 (0x02) |
| 447 | #define MCF_GPIO_PCLRR_FEC0H_PCLRRFEC0H2 (0x04) |
| 448 | #define MCF_GPIO_PCLRR_FEC0H_PCLRRFEC0H3 (0x08) |
| 449 | #define MCF_GPIO_PCLRR_FEC0H_PCLRRFEC0H4 (0x10) |
| 450 | #define MCF_GPIO_PCLRR_FEC0H_PCLRRFEC0H5 (0x20) |
| 451 | #define MCF_GPIO_PCLRR_FEC0H_PCLRRFEC0H6 (0x40) |
| 452 | #define MCF_GPIO_PCLRR_FEC0H_PCLRRFEC0H7 (0x80) |
| 453 | |
| 454 | /* Bit definitions and macros for MCF_GPIO_PCLRR_FEC0L */ |
| 455 | #define MCF_GPIO_PCLRR_FEC0L_PCLRRFEC0L0 (0x01) |
| 456 | #define MCF_GPIO_PCLRR_FEC0L_PODRFEC0L1 (0x02) |
| 457 | #define MCF_GPIO_PCLRR_FEC0L_PCLRRFEC0L2 (0x04) |
| 458 | #define MCF_GPIO_PCLRR_FEC0L_PCLRRFEC0L3 (0x08) |
| 459 | #define MCF_GPIO_PCLRR_FEC0L_PODRFEC0L4 (0x10) |
| 460 | #define MCF_GPIO_PCLRR_FEC0L_PODRFEC0L5 (0x20) |
| 461 | #define MCF_GPIO_PCLRR_FEC0L_PODRFEC0L6 (0x40) |
| 462 | #define MCF_GPIO_PCLRR_FEC0L_PCLRRFEC0L7 (0x80) |
| 463 | |
| 464 | /* Bit definitions and macros for MCF_GPIO_PCLRR_FEC1H */ |
| 465 | #define MCF_GPIO_PCLRR_FEC1H_PCLRRFEC1H0 (0x01) |
| 466 | #define MCF_GPIO_PCLRR_FEC1H_PCLRRFEC1H1 (0x02) |
| 467 | #define MCF_GPIO_PCLRR_FEC1H_PCLRRFEC1H2 (0x04) |
| 468 | #define MCF_GPIO_PCLRR_FEC1H_PODRFEC1H3 (0x08) |
| 469 | #define MCF_GPIO_PCLRR_FEC1H_PODRFEC1H4 (0x10) |
| 470 | #define MCF_GPIO_PCLRR_FEC1H_PCLRRFEC1H5 (0x20) |
| 471 | #define MCF_GPIO_PCLRR_FEC1H_PCLRRFEC1H6 (0x40) |
| 472 | #define MCF_GPIO_PCLRR_FEC1H_PCLRRFEC1H7 (0x80) |
| 473 | |
| 474 | /* Bit definitions and macros for MCF_GPIO_PCLRR_FEC1L */ |
| 475 | #define MCF_GPIO_PCLRR_FEC1L_PCLRRFEC1L0 (0x01) |
| 476 | #define MCF_GPIO_PCLRR_FEC1L_PCLRRFEC1L1 (0x02) |
| 477 | #define MCF_GPIO_PCLRR_FEC1L_PCLRRFEC1L2 (0x04) |
| 478 | #define MCF_GPIO_PCLRR_FEC1L_PCLRRFEC1L3 (0x08) |
| 479 | #define MCF_GPIO_PCLRR_FEC1L_PODRFEC1L4 (0x10) |
| 480 | #define MCF_GPIO_PCLRR_FEC1L_PCLRRFEC1L5 (0x20) |
| 481 | #define MCF_GPIO_PCLRR_FEC1L_PCLRRFEC1L6 (0x40) |
| 482 | #define MCF_GPIO_PCLRR_FEC1L_PCLRRFEC1L7 (0x80) |
| 483 | |
| 484 | /* Bit definitions and macros for MCF_GPIO_PCLRR_FECI2C */ |
| 485 | #define MCF_GPIO_PCLRR_FECI2C_PCLRRFECI2C0 (0x01) |
| 486 | #define MCF_GPIO_PCLRR_FECI2C_PCLRRFECI2C1 (0x02) |
| 487 | #define MCF_GPIO_PCLRR_FECI2C_PODRFECI2C2 (0x04) |
| 488 | #define MCF_GPIO_PCLRR_FECI2C_PCLRRFECI2C3 (0x08) |
| 489 | |
| 490 | /* Bit definitions and macros for MCF_GPIO_PCLRR_PCIBG */ |
| 491 | #define MCF_GPIO_PCLRR_PCIBG_PODRPCIBG0 (0x01) |
| 492 | #define MCF_GPIO_PCLRR_PCIBG_PODRPCIBG1 (0x02) |
| 493 | #define MCF_GPIO_PCLRR_PCIBG_PODRPCIBG2 (0x04) |
| 494 | #define MCF_GPIO_PCLRR_PCIBG_PCLRRPCIBG3 (0x08) |
| 495 | #define MCF_GPIO_PCLRR_PCIBG_PCLRRPCIBG4 (0x10) |
| 496 | |
| 497 | /* Bit definitions and macros for MCF_GPIO_PCLRR_PCIBR */ |
| 498 | #define MCF_GPIO_PCLRR_PCIBR_PCLRRPCIBR0 (0x01) |
| 499 | #define MCF_GPIO_PCLRR_PCIBR_PCLRRPCIBR1 (0x02) |
| 500 | #define MCF_GPIO_PCLRR_PCIBR_PCLRRPCIBR2 (0x04) |
| 501 | #define MCF_GPIO_PCLRR_PCIBR_PODRPCIBR3 (0x08) |
| 502 | #define MCF_GPIO_PCLRR_PCIBR_PODRPCIBR4 (0x10) |
| 503 | |
| 504 | /* Bit definitions and macros for MCF_GPIO_PCLRR_PSC3PSC2 */ |
| 505 | #define MCF_GPIO_PCLRR_PSC3PSC2_PODRPSC3PSC20 (0x01) |
| 506 | #define MCF_GPIO_PCLRR_PSC3PSC2_PODRPSC3PSC21 (0x02) |
| 507 | #define MCF_GPIO_PCLRR_PSC3PSC2_PCLRRPSC3PSC22 (0x04) |
| 508 | #define MCF_GPIO_PCLRR_PSC3PSC2_PCLRRPSC3PSC23 (0x08) |
| 509 | #define MCF_GPIO_PCLRR_PSC3PSC2_PCLRRPSC3PSC24 (0x10) |
| 510 | #define MCF_GPIO_PCLRR_PSC3PSC2_PODRPSC3PSC25 (0x20) |
| 511 | #define MCF_GPIO_PCLRR_PSC3PSC2_PODRPSC3PSC26 (0x40) |
| 512 | #define MCF_GPIO_PCLRR_PSC3PSC2_PCLRRPSC3PSC27 (0x80) |
| 513 | |
| 514 | /* Bit definitions and macros for MCF_GPIO_PCLRR_PSC1PSC0 */ |
| 515 | #define MCF_GPIO_PCLRR_PSC1PSC0_PCLRRPSC1PSC00 (0x01) |
| 516 | #define MCF_GPIO_PCLRR_PSC1PSC0_PCLRRPSC1PSC01 (0x02) |
| 517 | #define MCF_GPIO_PCLRR_PSC1PSC0_PCLRRPSC1PSC02 (0x04) |
| 518 | #define MCF_GPIO_PCLRR_PSC1PSC0_PCLRRPSC1PSC03 (0x08) |
| 519 | #define MCF_GPIO_PCLRR_PSC1PSC0_PCLRRPSC1PSC04 (0x10) |
| 520 | #define MCF_GPIO_PCLRR_PSC1PSC0_PCLRRPSC1PSC05 (0x20) |
| 521 | #define MCF_GPIO_PCLRR_PSC1PSC0_PODRPSC1PSC06 (0x40) |
| 522 | #define MCF_GPIO_PCLRR_PSC1PSC0_PCLRRPSC1PSC07 (0x80) |
| 523 | |
| 524 | /* Bit definitions and macros for MCF_GPIO_PCLRR_DSPI */ |
| 525 | #define MCF_GPIO_PCLRR_DSPI_PCLRRDSPI0 (0x01) |
| 526 | #define MCF_GPIO_PCLRR_DSPI_PCLRRDSPI1 (0x02) |
| 527 | #define MCF_GPIO_PCLRR_DSPI_PCLRRDSPI2 (0x04) |
| 528 | #define MCF_GPIO_PCLRR_DSPI_PCLRRDSPI3 (0x08) |
| 529 | #define MCF_GPIO_PCLRR_DSPI_PCLRRDSPI4 (0x10) |
| 530 | #define MCF_GPIO_PCLRR_DSPI_PCLRRDSPI5 (0x20) |
| 531 | #define MCF_GPIO_PCLRR_DSPI_PCLRRDSPI6 (0x40) |
| 532 | |
| 533 | /* Bit definitions and macros for MCF_GPIO_PAR_FBCTL */ |
| 534 | #define MCF_GPIO_PAR_FBCTL_PAR_TS(x) (((x)&0x0003)<<0) |
| 535 | #define MCF_GPIO_PAR_FBCTL_PAR_TA (0x0004) |
| 536 | #define MCF_GPIO_PAR_FBCTL_PAR_RWB (0x0010) |
| 537 | #define MCF_GPIO_PAR_FBCTL_PAR_OE (0x0040) |
| 538 | #define MCF_GPIO_PAR_FBCTL_PAR_BWE0 (0x0100) |
| 539 | #define MCF_GPIO_PAR_FBCTL_PAR_BWE1 (0x0400) |
| 540 | #define MCF_GPIO_PAR_FBCTL_PAR_BWE2 (0x1000) |
| 541 | #define MCF_GPIO_PAR_FBCTL_PAR_BWE3 (0x4000) |
| 542 | #define MCF_GPIO_PAR_FBCTL_PAR_TS_GPIO (0) |
| 543 | #define MCF_GPIO_PAR_FBCTL_PAR_TS_TBST (2) |
| 544 | #define MCF_GPIO_PAR_FBCTL_PAR_TS_TS (3) |
| 545 | |
| 546 | /* Bit definitions and macros for MCF_GPIO_PAR_FBCS */ |
| 547 | #define MCF_GPIO_PAR_FBCS_PAR_CS1 (0x02) |
| 548 | #define MCF_GPIO_PAR_FBCS_PAR_CS2 (0x04) |
| 549 | #define MCF_GPIO_PAR_FBCS_PAR_CS3 (0x08) |
| 550 | #define MCF_GPIO_PAR_FBCS_PAR_CS4 (0x10) |
| 551 | #define MCF_GPIO_PAR_FBCS_PAR_CS5 (0x20) |
| 552 | |
| 553 | /* Bit definitions and macros for MCF_GPIO_PAR_DMA */ |
| 554 | #define MCF_GPIO_PAR_DMA_PAR_DREQ0(x) (((x)&0x03)<<0) |
| 555 | #define MCF_GPIO_PAR_DMA_PAR_DREQ1(x) (((x)&0x03)<<2) |
| 556 | #define MCF_GPIO_PAR_DMA_PAR_DACK0(x) (((x)&0x03)<<4) |
| 557 | #define MCF_GPIO_PAR_DMA_PAR_DACK1(x) (((x)&0x03)<<6) |
| 558 | #define MCF_GPIO_PAR_DMA_PAR_DACKx_GPIO (0) |
| 559 | #define MCF_GPIO_PAR_DMA_PAR_DACKx_TOUT (2) |
| 560 | #define MCF_GPIO_PAR_DMA_PAR_DACKx_DACK (3) |
| 561 | #define MCF_GPIO_PAR_DMA_PAR_DREQx_GPIO (0) |
| 562 | #define MCF_GPIO_PAR_DMA_PAR_DREQx_TIN (2) |
| 563 | #define MCF_GPIO_PAR_DMA_PAR_DREQx_DREQ (3) |
| 564 | |
| 565 | /* Bit definitions and macros for MCF_GPIO_PAR_FECI2CIRQ */ |
| 566 | #define MCF_GPIO_PAR_FECI2CIRQ_PAR_IRQ5 (0x0001) |
| 567 | #define MCF_GPIO_PAR_FECI2CIRQ_PAR_IRQ6 (0x0002) |
| 568 | #define MCF_GPIO_PAR_FECI2CIRQ_PAR_SCL (0x0004) |
| 569 | #define MCF_GPIO_PAR_FECI2CIRQ_PAR_SDA (0x0008) |
| 570 | #define MCF_GPIO_PAR_FECI2CIRQ_PAR_E1MDC(x) (((x)&0x0003)<<6) |
| 571 | #define MCF_GPIO_PAR_FECI2CIRQ_PAR_E1MDIO(x) (((x)&0x0003)<<8) |
| 572 | #define MCF_GPIO_PAR_FECI2CIRQ_PAR_E1MII (0x0400) |
| 573 | #define MCF_GPIO_PAR_FECI2CIRQ_PAR_E17 (0x0800) |
| 574 | #define MCF_GPIO_PAR_FECI2CIRQ_PAR_E0MDC (0x1000) |
| 575 | #define MCF_GPIO_PAR_FECI2CIRQ_PAR_E0MDIO (0x2000) |
| 576 | #define MCF_GPIO_PAR_FECI2CIRQ_PAR_E0MII (0x4000) |
| 577 | #define MCF_GPIO_PAR_FECI2CIRQ_PAR_E07 (0x8000) |
| 578 | #define MCF_GPIO_PAR_FECI2CIRQ_PAR_E1MDIO_CANRX (0x0000) |
| 579 | #define MCF_GPIO_PAR_FECI2CIRQ_PAR_E1MDIO_SDA (0x0200) |
| 580 | #define MCF_GPIO_PAR_FECI2CIRQ_PAR_E1MDIO_EMDIO (0x0300) |
| 581 | #define MCF_GPIO_PAR_FECI2CIRQ_PAR_E1MDC_CANTX (0x0000) |
| 582 | #define MCF_GPIO_PAR_FECI2CIRQ_PAR_E1MDC_SCL (0x0080) |
| 583 | #define MCF_GPIO_PAR_FECI2CIRQ_PAR_E1MDC_EMDC (0x00C0) |
| 584 | |
| 585 | /* Bit definitions and macros for MCF_GPIO_PAR_PCIBG */ |
| 586 | #define MCF_GPIO_PAR_PCIBG_PAR_PCIBG0(x) (((x)&0x0003)<<0) |
| 587 | #define MCF_GPIO_PAR_PCIBG_PAR_PCIBG1(x) (((x)&0x0003)<<2) |
| 588 | #define MCF_GPIO_PAR_PCIBG_PAR_PCIBG2(x) (((x)&0x0003)<<4) |
| 589 | #define MCF_GPIO_PAR_PCIBG_PAR_PCIBG3(x) (((x)&0x0003)<<6) |
| 590 | #define MCF_GPIO_PAR_PCIBG_PAR_PCIBG4(x) (((x)&0x0003)<<8) |
| 591 | |
| 592 | /* Bit definitions and macros for MCF_GPIO_PAR_PCIBR */ |
| 593 | #define MCF_GPIO_PAR_PCIBR_PAR_PCIBG0(x) (((x)&0x0003)<<0) |
| 594 | #define MCF_GPIO_PAR_PCIBR_PAR_PCIBG1(x) (((x)&0x0003)<<2) |
| 595 | #define MCF_GPIO_PAR_PCIBR_PAR_PCIBG2(x) (((x)&0x0003)<<4) |
| 596 | #define MCF_GPIO_PAR_PCIBR_PAR_PCIBG3(x) (((x)&0x0003)<<6) |
| 597 | #define MCF_GPIO_PAR_PCIBR_PAR_PCIBR4(x) (((x)&0x0003)<<8) |
| 598 | |
| 599 | /* Bit definitions and macros for MCF_GPIO_PAR_PSC3 */ |
| 600 | #define MCF_GPIO_PAR_PSC3_PAR_TXD3 (0x04) |
| 601 | #define MCF_GPIO_PAR_PSC3_PAR_RXD3 (0x08) |
| 602 | #define MCF_GPIO_PAR_PSC3_PAR_RTS3(x) (((x)&0x03)<<4) |
| 603 | #define MCF_GPIO_PAR_PSC3_PAR_CTS3(x) (((x)&0x03)<<6) |
| 604 | #define MCF_GPIO_PAR_PSC3_PAR_CTS3_GPIO (0x00) |
| 605 | #define MCF_GPIO_PAR_PSC3_PAR_CTS3_BCLK (0x80) |
| 606 | #define MCF_GPIO_PAR_PSC3_PAR_CTS3_CTS (0xC0) |
| 607 | #define MCF_GPIO_PAR_PSC3_PAR_RTS3_GPIO (0x00) |
| 608 | #define MCF_GPIO_PAR_PSC3_PAR_RTS3_FSYNC (0x20) |
| 609 | #define MCF_GPIO_PAR_PSC3_PAR_RTS3_RTS (0x30) |
| 610 | #define MCF_GPIO_PAR_PSC3_PAR_CTS2_CANRX (0x40) |
| 611 | |
| 612 | /* Bit definitions and macros for MCF_GPIO_PAR_PSC2 */ |
| 613 | #define MCF_GPIO_PAR_PSC2_PAR_TXD2 (0x04) |
| 614 | #define MCF_GPIO_PAR_PSC2_PAR_RXD2 (0x08) |
| 615 | #define MCF_GPIO_PAR_PSC2_PAR_RTS2(x) (((x)&0x03)<<4) |
| 616 | #define MCF_GPIO_PAR_PSC2_PAR_CTS2(x) (((x)&0x03)<<6) |
| 617 | #define MCF_GPIO_PAR_PSC2_PAR_CTS2_GPIO (0x00) |
| 618 | #define MCF_GPIO_PAR_PSC2_PAR_CTS2_BCLK (0x80) |
| 619 | #define MCF_GPIO_PAR_PSC2_PAR_CTS2_CTS (0xC0) |
| 620 | #define MCF_GPIO_PAR_PSC2_PAR_RTS2_GPIO (0x00) |
| 621 | #define MCF_GPIO_PAR_PSC2_PAR_RTS2_CANTX (0x10) |
| 622 | #define MCF_GPIO_PAR_PSC2_PAR_RTS2_FSYNC (0x20) |
| 623 | #define MCF_GPIO_PAR_PSC2_PAR_RTS2_RTS (0x30) |
| 624 | #define MCF_GPIO_PAR_PSC2_PAR_RTS2_CANRX (0x40) |
| 625 | |
| 626 | /* Bit definitions and macros for MCF_GPIO_PAR_PSC1 */ |
| 627 | #define MCF_GPIO_PAR_PSC1_PAR_TXD1 (0x04) |
| 628 | #define MCF_GPIO_PAR_PSC1_PAR_RXD1 (0x08) |
| 629 | #define MCF_GPIO_PAR_PSC1_PAR_RTS1(x) (((x)&0x03)<<4) |
| 630 | #define MCF_GPIO_PAR_PSC1_PAR_CTS1(x) (((x)&0x03)<<6) |
| 631 | #define MCF_GPIO_PAR_PSC1_PAR_CTS1_GPIO (0x00) |
| 632 | #define MCF_GPIO_PAR_PSC1_PAR_CTS1_BCLK (0x80) |
| 633 | #define MCF_GPIO_PAR_PSC1_PAR_CTS1_CTS (0xC0) |
| 634 | #define MCF_GPIO_PAR_PSC1_PAR_RTS1_GPIO (0x00) |
| 635 | #define MCF_GPIO_PAR_PSC1_PAR_RTS1_FSYNC (0x20) |
| 636 | #define MCF_GPIO_PAR_PSC1_PAR_RTS1_RTS (0x30) |
| 637 | |
| 638 | /* Bit definitions and macros for MCF_GPIO_PAR_PSC0 */ |
| 639 | #define MCF_GPIO_PAR_PSC0_PAR_TXD0 (0x04) |
| 640 | #define MCF_GPIO_PAR_PSC0_PAR_RXD0 (0x08) |
| 641 | #define MCF_GPIO_PAR_PSC0_PAR_RTS0(x) (((x)&0x03)<<4) |
| 642 | #define MCF_GPIO_PAR_PSC0_PAR_CTS0(x) (((x)&0x03)<<6) |
| 643 | #define MCF_GPIO_PAR_PSC0_PAR_CTS0_GPIO (0x00) |
| 644 | #define MCF_GPIO_PAR_PSC0_PAR_CTS0_BCLK (0x80) |
| 645 | #define MCF_GPIO_PAR_PSC0_PAR_CTS0_CTS (0xC0) |
| 646 | #define MCF_GPIO_PAR_PSC0_PAR_RTS0_GPIO (0x00) |
| 647 | #define MCF_GPIO_PAR_PSC0_PAR_RTS0_FSYNC (0x20) |
| 648 | #define MCF_GPIO_PAR_PSC0_PAR_RTS0_RTS (0x30) |
| 649 | |
| 650 | /* Bit definitions and macros for MCF_GPIO_PAR_DSPI */ |
| 651 | #define MCF_GPIO_PAR_DSPI_PAR_SOUT(x) (((x)&0x0003)<<0) |
| 652 | #define MCF_GPIO_PAR_DSPI_PAR_SIN(x) (((x)&0x0003)<<2) |
| 653 | #define MCF_GPIO_PAR_DSPI_PAR_SCK(x) (((x)&0x0003)<<4) |
| 654 | #define MCF_GPIO_PAR_DSPI_PAR_CS0(x) (((x)&0x0003)<<6) |
| 655 | #define MCF_GPIO_PAR_DSPI_PAR_CS2(x) (((x)&0x0003)<<8) |
| 656 | #define MCF_GPIO_PAR_DSPI_PAR_CS3(x) (((x)&0x0003)<<10) |
| 657 | #define MCF_GPIO_PAR_DSPI_PAR_CS5 (0x1000) |
| 658 | #define MCF_GPIO_PAR_DSPI_PAR_CS3_GPIO (0x0000) |
| 659 | #define MCF_GPIO_PAR_DSPI_PAR_CS3_CANTX (0x0400) |
| 660 | #define MCF_GPIO_PAR_DSPI_PAR_CS3_TOUT (0x0800) |
| 661 | #define MCF_GPIO_PAR_DSPI_PAR_CS3_DSPICS (0x0C00) |
| 662 | #define MCF_GPIO_PAR_DSPI_PAR_CS2_GPIO (0x0000) |
| 663 | #define MCF_GPIO_PAR_DSPI_PAR_CS2_CANTX (0x0100) |
| 664 | #define MCF_GPIO_PAR_DSPI_PAR_CS2_TOUT (0x0200) |
| 665 | #define MCF_GPIO_PAR_DSPI_PAR_CS2_DSPICS (0x0300) |
| 666 | #define MCF_GPIO_PAR_DSPI_PAR_CS0_GPIO (0x0000) |
| 667 | #define MCF_GPIO_PAR_DSPI_PAR_CS0_FSYNC (0x0040) |
| 668 | #define MCF_GPIO_PAR_DSPI_PAR_CS0_RTS (0x0080) |
| 669 | #define MCF_GPIO_PAR_DSPI_PAR_CS0_DSPICS (0x00C0) |
| 670 | #define MCF_GPIO_PAR_DSPI_PAR_SCK_GPIO (0x0000) |
| 671 | #define MCF_GPIO_PAR_DSPI_PAR_SCK_BCLK (0x0010) |
| 672 | #define MCF_GPIO_PAR_DSPI_PAR_SCK_CTS (0x0020) |
| 673 | #define MCF_GPIO_PAR_DSPI_PAR_SCK_SCK (0x0030) |
| 674 | #define MCF_GPIO_PAR_DSPI_PAR_SIN_GPIO (0x0000) |
| 675 | #define MCF_GPIO_PAR_DSPI_PAR_SIN_RXD (0x0008) |
| 676 | #define MCF_GPIO_PAR_DSPI_PAR_SIN_SIN (0x000C) |
| 677 | #define MCF_GPIO_PAR_DSPI_PAR_SOUT_GPIO (0x0000) |
| 678 | #define MCF_GPIO_PAR_DSPI_PAR_SOUT_TXD (0x0002) |
| 679 | #define MCF_GPIO_PAR_DSPI_PAR_SOUT_SOUT (0x0003) |
| 680 | |
| 681 | /* Bit definitions and macros for MCF_GPIO_PAR_TIMER */ |
| 682 | #define MCF_GPIO_PAR_TIMER_PAR_TOUT2 (0x01) |
| 683 | #define MCF_GPIO_PAR_TIMER_PAR_TIN2(x) (((x)&0x03)<<1) |
| 684 | #define MCF_GPIO_PAR_TIMER_PAR_TOUT3 (0x08) |
| 685 | #define MCF_GPIO_PAR_TIMER_PAR_TIN3(x) (((x)&0x03)<<4) |
| 686 | #define MCF_GPIO_PAR_TIMER_PAR_TIN3_CANRX (0x00) |
| 687 | #define MCF_GPIO_PAR_TIMER_PAR_TIN3_IRQ (0x20) |
| 688 | #define MCF_GPIO_PAR_TIMER_PAR_TIN3_TIN (0x30) |
| 689 | #define MCF_GPIO_PAR_TIMER_PAR_TIN2_CANRX (0x00) |
| 690 | #define MCF_GPIO_PAR_TIMER_PAR_TIN2_IRQ (0x04) |
| 691 | #define MCF_GPIO_PAR_TIMER_PAR_TIN2_TIN (0x06) |
| 692 | |
| 693 | /********************************************************************/ |
| 694 | |
| 695 | #endif /* _M5485GPIO_H_ */ |
| 696 | |
