Root/kicad/xue-rnc/xue-rnc.net

Source at commit d02e783 created 13 years 6 months ago.
By Juan64Bits, Modifying USB H-D
1# EESchema Netlist Version 1.1 created Tue 31 Aug 2010 12:42:13 PM COT
2(
3 ( /4C7BC2B2/4C749A0C 0402 C94 470nF {Lib=C}
4  ( 1 +2.5V )
5  ( 2 GND )
6 )
7 ( /4C7BC2B2/4C748EDB 0402 C92 470nF {Lib=C}
8  ( 1 +1.2V )
9  ( 2 GND )
10 )
11 ( /4C7BC2B2/4C748EDA 0402 C93 470nF {Lib=C}
12  ( 1 +1.2V )
13  ( 2 GND )
14 )
15 ( /4C7BC2B2/4C73D252 0402 C91 470nF {Lib=C}
16  ( 1 +3.3V )
17  ( 2 GND )
18 )
19 ( /4C7BC2B2/4C73D074 0402 C90 470nF {Lib=C}
20  ( 1 +3.3V )
21  ( 2 GND )
22 )
23 ( /4C7BC2B2/4C7168DD 0402 R30 330 {Lib=R}
24  ( 1 +3.3V )
25  ( 2 N-000364 )
26 )
27 ( /4C7BC2B2/4C716877 0402 R29 4.7k {Lib=R}
28  ( 1 +3.3V )
29  ( 2 N-000362 )
30 )
31 ( /4C7BC2B2/4C6B29DA 0402 C77 470nF {Lib=C}
32  ( 1 +2.5V )
33  ( 2 GND )
34 )
35 ( /4C7BC2B2/4C6B29A3 0402 C76 470nF {Lib=C}
36  ( 1 +1.2V )
37  ( 2 GND )
38 )
39 ( /4C7BC2B2/4C656D9D $noname C66 470nF {Lib=C}
40  ( 1 +2.5V )
41  ( 2 GND )
42 )
43 ( /4C7BC2B2/4C656D9A $noname C63 470nF {Lib=C}
44  ( 1 +2.5V )
45  ( 2 GND )
46 )
47 ( /4C7BC2B2/4C656D99 $noname C60 470nF {Lib=C}
48  ( 1 +2.5V )
49  ( 2 GND )
50 )
51 ( /4C7BC2B2/4C656D98 $noname C57 4.7uF {Lib=C}
52  ( 1 +2.5V )
53  ( 2 GND )
54 )
55 ( /4C7BC2B2/4C656D97 $noname C54 100uF {Lib=C}
56  ( 1 +2.5V )
57  ( 2 GND )
58 )
59 ( /4C7BC2B2/4C656D53 $noname C69 470nF {Lib=C}
60  ( 1 VCCO2 )
61  ( 2 GND )
62 )
63 ( /4C7BC2B2/4C656D49 $noname C67 470nF {Lib=C}
64  ( 1 VCCO2 )
65  ( 2 GND )
66 )
67 ( /4C7BC2B2/4C656D46 $noname C64 470nF {Lib=C}
68  ( 1 VCCO2 )
69  ( 2 GND )
70 )
71 ( /4C7BC2B2/4C656D45 $noname C61 470nF {Lib=C}
72  ( 1 VCCO2 )
73  ( 2 GND )
74 )
75 ( /4C7BC2B2/4C656D44 $noname C58 4.7uF {Lib=C}
76  ( 1 VCCO2 )
77  ( 2 GND )
78 )
79 ( /4C7BC2B2/4C656D43 $noname C55 100uF {Lib=C}
80  ( 1 VCCO2 )
81  ( 2 GND )
82 )
83 ( /4C7BC2B2/4C656D08 $noname C68 470nF {Lib=C}
84  ( 1 +2.5V )
85  ( 2 GND )
86 )
87 ( /4C7BC2B2/4C656CFC $noname C65 470nF {Lib=C}
88  ( 1 +2.5V )
89  ( 2 GND )
90 )
91 ( /4C7BC2B2/4C656CFB $noname C62 470nF {Lib=C}
92  ( 1 +2.5V )
93  ( 2 GND )
94 )
95 ( /4C7BC2B2/4C656CFA $noname C59 4.7uF {Lib=C}
96  ( 1 +2.5V )
97  ( 2 GND )
98 )
99 ( /4C7BC2B2/4C656CF9 $noname C56 100uF {Lib=C}
100  ( 1 +2.5V )
101  ( 2 GND )
102 )
103 ( /4C7BC2B2/4C656CBB $noname C50 470nF {Lib=C}
104  ( 1 +3.3V )
105  ( 2 GND )
106 )
107 ( /4C7BC2B2/4C656CBA $noname C47 470nF {Lib=C}
108  ( 1 +3.3V )
109  ( 2 GND )
110 )
111 ( /4C7BC2B2/4C656CB9 $noname C44 4.7uF {Lib=C}
112  ( 1 +3.3V )
113  ( 2 GND )
114 )
115 ( /4C7BC2B2/4C656CB7 $noname C41 100uF {Lib=C}
116  ( 1 +3.3V )
117  ( 2 GND )
118 )
119 ( /4C7BC2B2/4C656C49 $noname C53 470nF {Lib=C}
120  ( 1 +2.5V )
121  ( 2 GND )
122 )
123 ( /4C7BC2B2/4C656C27 $noname C51 470nF {Lib=C}
124  ( 1 +2.5V )
125  ( 2 GND )
126 )
127 ( /4C7BC2B2/4C656C24 $noname C49 470nF {Lib=C}
128  ( 1 +2.5V )
129  ( 2 GND )
130 )
131 ( /4C7BC2B2/4C656C16 $noname C46 4.7uF {Lib=C}
132  ( 1 +2.5V )
133  ( 2 GND )
134 )
135 ( /4C7BC2B2/4C656BFA $noname C52 470nF {Lib=C}
136  ( 1 +2.5V )
137  ( 2 GND )
138 )
139 ( /4C7BC2B2/4C656BF9 $noname C43 4.7uF {Lib=C}
140  ( 1 +2.5V )
141  ( 2 GND )
142 )
143 ( /4C7BC2B2/4C656BF8 $noname C40 100uF {Lib=C}
144  ( 1 +2.5V )
145  ( 2 GND )
146 )
147 ( /4C7BC2B2/4C656AC2 $noname C48 470nF {Lib=C}
148  ( 1 +1.2V )
149  ( 2 GND )
150 )
151 ( /4C7BC2B2/4C656AC0 $noname C45 470nF {Lib=C}
152  ( 1 +1.2V )
153  ( 2 GND )
154 )
155 ( /4C7BC2B2/4C656ABD $noname C42 4.7uF {Lib=C}
156  ( 1 +1.2V )
157  ( 2 GND )
158 )
159 ( /4C7BC2B2/4C656A80 $noname C39 100uF {Lib=C}
160  ( 1 +1.2V )
161  ( 2 GND )
162 )
163 ( /4C7BC2B2/4C431E53 $noname U1 XC6SLX45FGG484 {Lib=XC6SLX45FGG484}
164  ( A1 GND )
165  ( A2 ? )
166  ( A3 ? )
167  ( A4 /FPGA,_Port0,_Port2,_PROG_IF/ETH_CLK )
168  ( A5 /Ethernet_Phy/ETH_RXD1 )
169  ( A6 /FPGA,_Port0,_Port2,_PROG_IF/ETH_RXDV )
170  ( A7 /FPGA,_Port0,_Port2,_PROG_IF/ETH_RXC )
171  ( A8 /Ethernet_Phy/ETH_TXD3 )
172  ( A9 /Ethernet_Phy/ETH_COL )
173  ( A10 /FPGA,_Port0,_Port2,_PROG_IF/ETH_INT )
174  ( A11 /FPGA,_Port0,_Port2,_PROG_IF/NF_D6 )
175  ( A12 /Non_volatile_memories/NF_D4 )
176  ( A13 /FPGA,_Port0,_Port2,_PROG_IF/NF_D2 )
177  ( A14 /FPGA,_Port0,_Port2,_PROG_IF/NF_ALE )
178  ( A15 /Non_volatile_memories/NF_RNB )
179  ( A16 /Non_volatile_memories/SD_DAT2 )
180  ( A17 /Non_volatile_memories/SD_CLK )
181  ( A18 /Non_volatile_memories/SD_DAT0 )
182  ( A19 /DBG_PRG/FPGA_TDO )
183  ( A20 /FPGA_Port_1,_Port_3_(DDR,_USB)/USBD_RCV )
184  ( A21 /USB/USBD_OE_N )
185  ( A22 GND )
186  ( AA1 N-000362 )
187  ( AA2 ? )
188  ( AA3 VCCO2 )
189  ( AA4 ? )
190  ( AA5 GND )
191  ( AA6 ? )
192  ( AA7 VCCO2 )
193  ( AA8 ? )
194  ( AA9 GND )
195  ( AA10 ? )
196  ( AA11 VCCO2 )
197  ( AA12 ? )
198  ( AA13 GND )
199  ( AA14 ? )
200  ( AA15 VCCO2 )
201  ( AA16 ? )
202  ( AA17 GND )
203  ( AA18 ? )
204  ( AA19 VCCO2 )
205  ( AA20 /FPGA,_Port0,_Port2,_PROG_IF/PROG_MISO1 )
206  ( AA21 /FPGA,_Port0,_Port2,_PROG_IF/PROG_CCLK )
207  ( AA22 ? )
208  ( AB1 GND )
209  ( AB2 ? )
210  ( AB3 ? )
211  ( AB4 ? )
212  ( AB5 ? )
213  ( AB6 ? )
214  ( AB7 ? )
215  ( AB8 ? )
216  ( AB9 ? )
217  ( AB10 ? )
218  ( AB11 ? )
219  ( AB12 ? )
220  ( AB13 ? )
221  ( AB14 ? )
222  ( AB15 ? )
223  ( AB16 ? )
224  ( AB17 ? )
225  ( AB18 ? )
226  ( AB19 ? )
227  ( AB20 /FPGA,_Port0,_Port2,_PROG_IF/PROG_MISO0 )
228  ( AB21 ? )
229  ( AB22 GND )
230  ( B1 ? )
231  ( B2 ? )
232  ( B3 ? )
233  ( B4 +3.3V )
234  ( B5 GND )
235  ( B6 /Ethernet_Phy/ETH_RXD0 )
236  ( B7 +3.3V )
237  ( B8 /Ethernet_Phy/ETH_RXER )
238  ( B9 GND )
239  ( B10 /Ethernet_Phy/ETH_CRS )
240  ( B11 +3.3V )
241  ( B12 /FPGA,_Port0,_Port2,_PROG_IF/NF_D3 )
242  ( B13 GND )
243  ( B14 /Non_volatile_memories/NF_CLE )
244  ( B15 +3.3V )
245  ( B16 /Non_volatile_memories/SD_DAT3 )
246  ( B17 GND )
247  ( B18 /FPGA,_Port0,_Port2,_PROG_IF/SD_DAT1 )
248  ( B19 +3.3V )
249  ( B20 /FPGA_Port_1,_Port_3_(DDR,_USB)/USBD_SPD )
250  ( B21 /USB/USBD_VP )
251  ( B22 /FPGA_Port_1,_Port_3_(DDR,_USB)/USBD_VM )
252  ( C1 /FPGA_Port_1,_Port_3_(DDR,_USB)/R_M0_A11 )
253  ( C2 +2.5V )
254  ( C3 ? )
255  ( C4 ? )
256  ( C5 /FPGA,_Port0,_Port2,_PROG_IF/ETH_RXD3 )
257  ( C6 /Ethernet_Phy/ETH_RXD2 )
258  ( C7 /FPGA,_Port0,_Port2,_PROG_IF/ETH_RESET_N )
259  ( C8 /FPGA,_Port0,_Port2,_PROG_IF/ETH_TXC )
260  ( C9 /Ethernet_Phy/ETH_TXD1 )
261  ( C10 /FPGA,_Port0,_Port2,_PROG_IF/ETH_TXD2 )
262  ( C11 /FPGA,_Port0,_Port2,_PROG_IF/NF_D5 )
263  ( C12 /FPGA,_Port0,_Port2,_PROG_IF/NF_D0 )
264  ( C13 ? )
265  ( C14 /FPGA,_Port0,_Port2,_PROG_IF/NF_WE_N )
266  ( C15 /FPGA,_Port0,_Port2,_PROG_IF/NF_RE_N )
267  ( C16 /FPGA,_Port0,_Port2,_PROG_IF/SD_CMD )
268  ( C17 ? )
269  ( C18 /DBG_PRG/FPGA_TMS )
270  ( C19 /FPGA_Port_1,_Port_3_(DDR,_USB)/USBA_OE_N )
271  ( C20 /FPGA_Port_1,_Port_3_(DDR,_USB)/R_M1_A8 )
272  ( C21 +2.5V )
273  ( C22 /FPGA_Port_1,_Port_3_(DDR,_USB)/R_M1_A9 )
274  ( D1 /FPGA_Port_1,_Port_3_(DDR,_USB)/R_M0_A12 )
275  ( D2 /FPGA_Port_1,_Port_3_(DDR,_USB)/R_M0_CKE )
276  ( D3 ? )
277  ( D4 GND )
278  ( D5 ? )
279  ( D6 /Ethernet_Phy/ETH_MDIO )
280  ( D7 /FPGA,_Port0,_Port2,_PROG_IF/ETH_MDC )
281  ( D8 /FPGA,_Port0,_Port2,_PROG_IF/ETH_TXER )
282  ( D9 /FPGA,_Port0,_Port2,_PROG_IF/ETH_TXEN )
283  ( D10 /Ethernet_Phy/ETH_TXD0 )
284  ( D11 /FPGA,_Port0,_Port2,_PROG_IF/NF_D7 )
285  ( D12 ? )
286  ( D13 ? )
287  ( D14 /FPGA,_Port0,_Port2,_PROG_IF/NF_D1 )
288  ( D15 /Non_volatile_memories/NF_CS1_N )
289  ( D16 +2.5V )
290  ( D17 ? )
291  ( D18 GND )
292  ( D19 /FPGA_Port_1,_Port_3_(DDR,_USB)/USBA_VP )
293  ( D20 /FPGA_Port_1,_Port_3_(DDR,_USB)/USBA_VM )
294  ( D21 /FPGA_Port_1,_Port_3_(DDR,_USB)/R_M1_CKE )
295  ( D22 /FPGA_Port_1,_Port_3_(DDR,_USB)/R_M1_A12 )
296  ( E1 /FPGA_Port_1,_Port_3_(DDR,_USB)/R_M0_A9 )
297  ( E2 GND )
298  ( E3 /FPGA_Port_1,_Port_3_(DDR,_USB)/R_M0_A8 )
299  ( E4 ? )
300  ( E5 ? )
301  ( E6 ? )
302  ( E7 GND )
303  ( E8 ? )
304  ( E9 +3.3V )
305  ( E10 ? )
306  ( E11 GND )
307  ( E12 ? )
308  ( E13 +3.3V )
309  ( E14 ? )
310  ( E15 GND )
311  ( E16 ? )
312  ( E17 +3.3V )
313  ( E18 /DBG_PRG/FPGA_TDI )
314  ( E19 +2.5V )
315  ( E20 /FPGA_Port_1,_Port_3_(DDR,_USB)/R_M1_A7 )
316  ( E21 GND )
317  ( E22 /FPGA_Port_1,_Port_3_(DDR,_USB)/R_M1_A2 )
318  ( F1 ? )
319  ( F2 /FPGA_Port_1,_Port_3_(DDR,_USB)/R_M0_WE# )
320  ( F3 /FPGA_Port_1,_Port_3_(DDR,_USB)/R_M0_A4 )
321  ( F4 +2.5V )
322  ( F5 ? )
323  ( F6 +2.5V )
324  ( F7 ? )
325  ( F8 ? )
326  ( F9 ? )
327  ( F10 ? )
328  ( F11 +2.5V )
329  ( F12 ? )
330  ( F13 ? )
331  ( F14 ? )
332  ( F15 ? )
333  ( F16 /USB/USBA_SPD )
334  ( F17 /USB/USBA_RCV )
335  ( F18 ? )
336  ( F19 /FPGA_Port_1,_Port_3_(DDR,_USB)/R_M1_A11 )
337  ( F20 /FPGA_Port_1,_Port_3_(DDR,_USB)/R_M1_A4 )
338  ( F21 /FPGA_Port_1,_Port_3_(DDR,_USB)/R_M1_A0 )
339  ( F22 /FPGA_Port_1,_Port_3_(DDR,_USB)/R_M1_A1 )
340  ( G1 /FPGA_Port_1,_Port_3_(DDR,_USB)/R_M0_BA1 )
341  ( G2 +2.5V )
342  ( G3 /FPGA_Port_1,_Port_3_(DDR,_USB)/R_M0_BA0 )
343  ( G4 /FPGA_Port_1,_Port_3_(DDR,_USB)/R_M0_A10 )
344  ( G5 GND )
345  ( G6 ? )
346  ( G7 ? )
347  ( G8 ? )
348  ( G9 ? )
349  ( G10 +3.3V )
350  ( G11 ? )
351  ( G12 +2.5V )
352  ( G13 ? )
353  ( G14 +3.3V )
354  ( G15 /DBG_PRG/FPGA_TCK )
355  ( G16 ? )
356  ( G17 ? )
357  ( G18 GND )
358  ( G19 /FPGA_Port_1,_Port_3_(DDR,_USB)/R_M1_A10 )
359  ( G20 /FPGA_Port_1,_Port_3_(DDR,_USB)/R_M1_A3 )
360  ( G21 +2.5V )
361  ( G22 ? )
362  ( H1 /FPGA_Port_1,_Port_3_(DDR,_USB)/R_M0_A1 )
363  ( H2 /FPGA_Port_1,_Port_3_(DDR,_USB)/R_M0_A0 )
364  ( H3 /DDR_Banks/M0_CLK# )
365  ( H4 /FPGA_Port_1,_Port_3_(DDR,_USB)/M0_CLK )
366  ( H5 /FPGA_Port_1,_Port_3_(DDR,_USB)/R_M0_A2 )
367  ( H6 /FPGA_Port_1,_Port_3_(DDR,_USB)/R_M0_A7 )
368  ( H7 GND )
369  ( H8 ? )
370  ( H9 +2.5V )
371  ( H10 ? )
372  ( H11 ? )
373  ( H12 ? )
374  ( H13 ? )
375  ( H14 ? )
376  ( H15 +2.5V )
377  ( H16 /FPGA_Port_1,_Port_3_(DDR,_USB)/R_M1_CS# )
378  ( H17 ? )
379  ( H18 ? )
380  ( H19 /FPGA_Port_1,_Port_3_(DDR,_USB)/R_M1_WE# )
381  ( H20 /FPGA_Port_1,_Port_3_(DDR,_USB)/M1_CLK )
382  ( H21 /FPGA_Port_1,_Port_3_(DDR,_USB)/R_M1_RAS# )
383  ( H22 /FPGA_Port_1,_Port_3_(DDR,_USB)/R_M1_CAS# )
384  ( J1 /FPGA_Port_1,_Port_3_(DDR,_USB)/R_M0_DQ5 )
385  ( J2 GND )
386  ( J3 /FPGA_Port_1,_Port_3_(DDR,_USB)/R_M0_DQ4 )
387  ( J4 /FPGA_Port_1,_Port_3_(DDR,_USB)/R_M0_A6 )
388  ( J5 +2.5V )
389  ( J6 ? )
390  ( J7 ? )
391  ( J8 +1.2V )
392  ( J9 GND )
393  ( J10 +1.2V )
394  ( J11 GND )
395  ( J12 +1.2V )
396  ( J13 GND )
397  ( J14 +1.2V )
398  ( J15 GND )
399  ( J16 ? )
400  ( J17 /FPGA_Port_1,_Port_3_(DDR,_USB)/R_M1_BA0 )
401  ( J18 +2.5V )
402  ( J19 /FPGA_Port_1,_Port_3_(DDR,_USB)/M1_CLK# )
403  ( J20 /FPGA_Port_1,_Port_3_(DDR,_USB)/R_M1_DQ4 )
404  ( J21 GND )
405  ( J22 /FPGA_Port_1,_Port_3_(DDR,_USB)/R_M1_DQ5 )
406  ( K1 /FPGA_Port_1,_Port_3_(DDR,_USB)/R_M0_DQ7 )
407  ( K2 /FPGA_Port_1,_Port_3_(DDR,_USB)/R_M0_DQ6 )
408  ( K3 /FPGA_Port_1,_Port_3_(DDR,_USB)/R_M0_A5 )
409  ( K4 /FPGA_Port_1,_Port_3_(DDR,_USB)/R_M0_CAS# )
410  ( K5 /FPGA_Port_1,_Port_3_(DDR,_USB)/R_M0_RAS# )
411  ( K6 /FPGA_Port_1,_Port_3_(DDR,_USB)/R_M0_A3 )
412  ( K7 ? )
413  ( K8 ? )
414  ( K9 +1.2V )
415  ( K10 GND )
416  ( K11 +1.2V )
417  ( K12 GND )
418  ( K13 +1.2V )
419  ( K14 GND )
420  ( K15 +2.5V )
421  ( K16 ? )
422  ( K17 /FPGA_Port_1,_Port_3_(DDR,_USB)/R_M1_BA1 )
423  ( K18 ? )
424  ( K19 /FPGA_Port_1,_Port_3_(DDR,_USB)/R_M1_A6 )
425  ( K20 /FPGA_Port_1,_Port_3_(DDR,_USB)/R_M1_A5 )
426  ( K21 /FPGA_Port_1,_Port_3_(DDR,_USB)/R_M1_DQ6 )
427  ( K22 /FPGA_Port_1,_Port_3_(DDR,_USB)/R_M1_DQ7 )
428  ( L1 ? )
429  ( L2 +2.5V )
430  ( L3 /FPGA_Port_1,_Port_3_(DDR,_USB)/R_M0_LDQS )
431  ( L4 /FPGA_Port_1,_Port_3_(DDR,_USB)/R_M0_LDM )
432  ( L5 GND )
433  ( L6 ? )
434  ( L7 +2.5V )
435  ( L8 +2.5V )
436  ( L9 GND )
437  ( L10 +1.2V )
438  ( L11 GND )
439  ( L12 +1.2V )
440  ( L13 GND )
441  ( L14 +1.2V )
442  ( L15 ? )
443  ( L16 +2.5V )
444  ( L17 ? )
445  ( L18 GND )
446  ( L19 /FPGA_Port_1,_Port_3_(DDR,_USB)/R_M1_LDM )
447  ( L20 /FPGA_Port_1,_Port_3_(DDR,_USB)/R_M1_LDQS )
448  ( L21 +2.5V )
449  ( L22 ? )
450  ( M1 /FPGA_Port_1,_Port_3_(DDR,_USB)/R_M0_DQ3 )
451  ( M2 /FPGA_Port_1,_Port_3_(DDR,_USB)/R_M0_DQ2 )
452  ( M3 /FPGA_Port_1,_Port_3_(DDR,_USB)/R_M0_UDM )
453  ( M4 ? )
454  ( M5 ? )
455  ( M6 ? )
456  ( M7 ? )
457  ( M8 ? )
458  ( M9 +1.2V )
459  ( M10 GND )
460  ( M11 +1.2V )
461  ( M12 GND )
462  ( M13 +1.2V )
463  ( M14 GND )
464  ( M15 +2.5V )
465  ( M16 ? )
466  ( M17 ? )
467  ( M18 ? )
468  ( M19 ? )
469  ( M20 /FPGA_Port_1,_Port_3_(DDR,_USB)/R_M1_UDM )
470  ( M21 /FPGA_Port_1,_Port_3_(DDR,_USB)/R_M1_DQ2 )
471  ( M22 /FPGA_Port_1,_Port_3_(DDR,_USB)/R_M1_DQ3 )
472  ( N1 /FPGA_Port_1,_Port_3_(DDR,_USB)/R_M0_DQ1 )
473  ( N2 GND )
474  ( N3 /FPGA_Port_1,_Port_3_(DDR,_USB)/R_M0_DQ0 )
475  ( N4 ? )
476  ( N5 +2.5V )
477  ( N6 ? )
478  ( N7 ? )
479  ( N8 +2.5V )
480  ( N9 GND )
481  ( N10 +1.2V )
482  ( N11 GND )
483  ( N12 +1.2V )
484  ( N13 GND )
485  ( N14 +1.2V )
486  ( N15 GND )
487  ( N16 ? )
488  ( N17 GND )
489  ( N18 +2.5V )
490  ( N19 ? )
491  ( N20 /FPGA_Port_1,_Port_3_(DDR,_USB)/R_M1_DQ0 )
492  ( N21 GND )
493  ( N22 /FPGA_Port_1,_Port_3_(DDR,_USB)/R_M1_DQ1 )
494  ( P1 /FPGA_Port_1,_Port_3_(DDR,_USB)/R_M0_DQ9 )
495  ( P2 /FPGA_Port_1,_Port_3_(DDR,_USB)/R_M0_DQ8 )
496  ( P3 ? )
497  ( P4 ? )
498  ( P5 ? )
499  ( P6 ? )
500  ( P7 ? )
501  ( P8 ? )
502  ( P9 +1.2V )
503  ( P10 GND )
504  ( P11 +1.2V )
505  ( P12 GND )
506  ( P13 +1.2V )
507  ( P14 GND )
508  ( P15 ? )
509  ( P16 ? )
510  ( P17 ? )
511  ( P18 ? )
512  ( P19 ? )
513  ( P20 ? )
514  ( P21 /FPGA_Port_1,_Port_3_(DDR,_USB)/R_M1_DQ8 )
515  ( P22 /FPGA_Port_1,_Port_3_(DDR,_USB)/R_M1_DQ9 )
516  ( R1 /FPGA_Port_1,_Port_3_(DDR,_USB)/R_M0_DQ11 )
517  ( R2 +2.5V )
518  ( R3 /FPGA_Port_1,_Port_3_(DDR,_USB)/R_M0_DQ10 )
519  ( R4 ? )
520  ( R5 GND )
521  ( R6 +2.5V )
522  ( R7 ? )
523  ( R8 ? )
524  ( R9 ? )
525  ( R10 +2.5V )
526  ( R11 ? )
527  ( R12 +2.5V )
528  ( R13 ? )
529  ( R14 +1.2V )
530  ( R15 ? )
531  ( R16 ? )
532  ( R17 ? )
533  ( R18 GND )
534  ( R19 ? )
535  ( R20 /FPGA_Port_1,_Port_3_(DDR,_USB)/R_M1_DQ10 )
536  ( R21 +2.5V )
537  ( R22 /FPGA_Port_1,_Port_3_(DDR,_USB)/R_M1_DQ11 )
538  ( T1 ? )
539  ( T2 /FPGA_Port_1,_Port_3_(DDR,_USB)/R_M0_UDQS )
540  ( T3 ? )
541  ( T4 ? )
542  ( T5 /FPGA,_Port0,_Port2,_PROG_IF/PROG_CSO )
543  ( T6 ? )
544  ( T7 ? )
545  ( T8 ? )
546  ( T9 VCCO2 )
547  ( T10 ? )
548  ( T11 ? )
549  ( T12 ? )
550  ( T13 VCCO2 )
551  ( T14 ? )
552  ( T15 ? )
553  ( T16 ? )
554  ( T17 ? )
555  ( T18 ? )
556  ( T19 ? )
557  ( T20 ? )
558  ( T21 /FPGA_Port_1,_Port_3_(DDR,_USB)/R_M1_UDQS )
559  ( T22 ? )
560  ( U1 /FPGA_Port_1,_Port_3_(DDR,_USB)/R_M0_DQ13 )
561  ( U2 GND )
562  ( U3 /FPGA_Port_1,_Port_3_(DDR,_USB)/R_M0_DQ12 )
563  ( U4 ? )
564  ( U5 +2.5V )
565  ( U6 ? )
566  ( U7 GND )
567  ( U8 ? )
568  ( U9 ? )
569  ( U10 ? )
570  ( U11 +2.5V )
571  ( U12 ? )
572  ( U13 /FPGA,_Port0,_Port2,_PROG_IF/PROG_MISO3 )
573  ( U14 /FPGA,_Port0,_Port2,_PROG_IF/PROG_MISO2 )
574  ( U15 ? )
575  ( U16 ? )
576  ( U17 ? )
577  ( U18 +2.5V )
578  ( U19 ? )
579  ( U20 /FPGA_Port_1,_Port_3_(DDR,_USB)/R_M1_DQ12 )
580  ( U21 GND )
581  ( U22 /FPGA_Port_1,_Port_3_(DDR,_USB)/R_M1_DQ13 )
582  ( V1 /FPGA_Port_1,_Port_3_(DDR,_USB)/R_M0_DQ15 )
583  ( V2 /FPGA_Port_1,_Port_3_(DDR,_USB)/R_M0_DQ14 )
584  ( V3 ? )
585  ( V4 GND )
586  ( V5 ? )
587  ( V6 +2.5V )
588  ( V7 ? )
589  ( V8 VCCO2 )
590  ( V9 ? )
591  ( V10 GND )
592  ( V11 ? )
593  ( V12 VCCO2 )
594  ( V13 ? )
595  ( V14 GND )
596  ( V15 ? )
597  ( V16 VCCO2 )
598  ( V17 ? )
599  ( V18 ? )
600  ( V19 ? )
601  ( V20 ? )
602  ( V21 /FPGA_Port_1,_Port_3_(DDR,_USB)/R_M1_DQ14 )
603  ( V22 /FPGA_Port_1,_Port_3_(DDR,_USB)/R_M1_DQ15 )
604  ( W1 ? )
605  ( W2 +2.5V )
606  ( W3 ? )
607  ( W4 ? )
608  ( W5 VCCO2 )
609  ( W6 ? )
610  ( W7 GND )
611  ( W8 ? )
612  ( W9 ? )
613  ( W10 ? )
614  ( W11 ? )
615  ( W12 ? )
616  ( W13 ? )
617  ( W14 ? )
618  ( W15 ? )
619  ( W16 GND )
620  ( W17 ? )
621  ( W18 ? )
622  ( W19 GND )
623  ( W20 ? )
624  ( W21 +2.5V )
625  ( W22 ? )
626  ( Y1 ? )
627  ( Y2 ? )
628  ( Y3 ? )
629  ( Y4 ? )
630  ( Y5 ? )
631  ( Y6 ? )
632  ( Y7 ? )
633  ( Y8 ? )
634  ( Y9 ? )
635  ( Y10 ? )
636  ( Y11 ? )
637  ( Y12 ? )
638  ( Y13 ? )
639  ( Y14 ? )
640  ( Y15 ? )
641  ( Y16 ? )
642  ( Y17 ? )
643  ( Y18 ? )
644  ( Y19 ? )
645  ( Y20 +3.3V )
646  ( Y21 ? )
647  ( Y22 N-000364 )
648 )
649 ( /4C7BC2A2/4C6B216E 0402 R23 33 {Lib=R}
650  ( 1 /FPGA_Port_1,_Port_3_(DDR,_USB)/R_M0_UDM )
651  ( 2 /FPGA_Port_1,_Port_3_(DDR,_USB)/M0_UDM )
652 )
653 ( /4C7BC2A2/4C6B216D 0402 R22 33 {Lib=R}
654  ( 1 /FPGA_Port_1,_Port_3_(DDR,_USB)/R_M0_UDQS )
655  ( 2 /DDR_Banks/M0_UDQS )
656 )
657 ( /4C7BC2A2/4C6B216B 0402 R24 33 {Lib=R}
658  ( 1 /FPGA_Port_1,_Port_3_(DDR,_USB)/R_M0_CKE )
659  ( 2 /FPGA_Port_1,_Port_3_(DDR,_USB)/M0_CKE )
660 )
661 ( /4C7BC2A2/4C6B1B90 0402 R21 120 {Lib=R}
662  ( 1 /FPGA_Port_1,_Port_3_(DDR,_USB)/M0_CLK )
663  ( 2 /DDR_Banks/M0_CLK# )
664 )
665 ( /4C7BC2A2/4C6A0D58 R_PACK4-0402 RP14 R_PACK4 {Lib=R_PACK4}
666  ( 1 /FPGA_Port_1,_Port_3_(DDR,_USB)/R_M0_A0 )
667  ( 2 /FPGA_Port_1,_Port_3_(DDR,_USB)/R_M0_A1 )
668  ( 3 /FPGA_Port_1,_Port_3_(DDR,_USB)/R_M0_A2 )
669  ( 4 /FPGA_Port_1,_Port_3_(DDR,_USB)/R_M0_A3 )
670  ( 5 /DDR_Banks/M0_A3 )
671  ( 6 /FPGA_Port_1,_Port_3_(DDR,_USB)/M0_A2 )
672  ( 7 /FPGA_Port_1,_Port_3_(DDR,_USB)/M0_A1 )
673  ( 8 /FPGA_Port_1,_Port_3_(DDR,_USB)/M0_A0 )
674 )
675 ( /4C7BC2A2/4C6A0D57 R_PACK4-0402 RP15 R_PACK4 {Lib=R_PACK4}
676  ( 1 /FPGA_Port_1,_Port_3_(DDR,_USB)/R_M0_RAS# )
677  ( 2 /FPGA_Port_1,_Port_3_(DDR,_USB)/R_M0_BA0 )
678  ( 3 /FPGA_Port_1,_Port_3_(DDR,_USB)/R_M0_BA1 )
679  ( 4 /FPGA_Port_1,_Port_3_(DDR,_USB)/R_M0_A10 )
680  ( 5 /DDR_Banks/M0_A10 )
681  ( 6 /DDR_Banks/M0_BA1 )
682  ( 7 /FPGA_Port_1,_Port_3_(DDR,_USB)/M0_BA0 )
683  ( 8 /DDR_Banks/M0_RAS# )
684 )
685 ( /4C7BC2A2/4C6A0D56 R_PACK4-0402 RP16 R_PACK4 {Lib=R_PACK4}
686  ( 1 /FPGA_Port_1,_Port_3_(DDR,_USB)/R_M0_LDQS )
687  ( 2 /FPGA_Port_1,_Port_3_(DDR,_USB)/R_M0_LDM )
688  ( 3 /FPGA_Port_1,_Port_3_(DDR,_USB)/R_M0_WE# )
689  ( 4 /FPGA_Port_1,_Port_3_(DDR,_USB)/R_M0_CAS# )
690  ( 5 /DDR_Banks/M0_CAS# )
691  ( 6 /DDR_Banks/M0_WE# )
692  ( 7 /FPGA_Port_1,_Port_3_(DDR,_USB)/M0_LDM )
693  ( 8 /FPGA_Port_1,_Port_3_(DDR,_USB)/M0_LDQS )
694 )
695 ( /4C7BC2A2/4C6A0D55 R_PACK4-0402 RP17 R_PACK4 {Lib=R_PACK4}
696  ( 1 /FPGA_Port_1,_Port_3_(DDR,_USB)/R_M0_A7 )
697  ( 2 /FPGA_Port_1,_Port_3_(DDR,_USB)/R_M0_A6 )
698  ( 3 /FPGA_Port_1,_Port_3_(DDR,_USB)/R_M0_A5 )
699  ( 4 /FPGA_Port_1,_Port_3_(DDR,_USB)/R_M0_A4 )
700  ( 5 /FPGA_Port_1,_Port_3_(DDR,_USB)/M0_A4 )
701  ( 6 /DDR_Banks/M0_A5 )
702  ( 7 /FPGA_Port_1,_Port_3_(DDR,_USB)/M0_A6 )
703  ( 8 /DDR_Banks/M0_A7 )
704 )
705 ( /4C7BC2A2/4C6A0D54 R_PACK4-0402 RP18 R_PACK4 {Lib=R_PACK4}
706  ( 1 /FPGA_Port_1,_Port_3_(DDR,_USB)/R_M0_A12 )
707  ( 2 /FPGA_Port_1,_Port_3_(DDR,_USB)/R_M0_A11 )
708  ( 3 /FPGA_Port_1,_Port_3_(DDR,_USB)/R_M0_A9 )
709  ( 4 /FPGA_Port_1,_Port_3_(DDR,_USB)/R_M0_A8 )
710  ( 5 /FPGA_Port_1,_Port_3_(DDR,_USB)/M0_A8 )
711  ( 6 /DDR_Banks/M0_A9 )
712  ( 7 /DDR_Banks/M0_A11 )
713  ( 8 /DDR_Banks/M0_A12 )
714 )
715 ( /4C7BC2A2/4C69FCE8 R_PACK4-0402 RP12 R_PACK4 {Lib=R_PACK4}
716  ( 1 /FPGA_Port_1,_Port_3_(DDR,_USB)/R_M0_DQ4 )
717  ( 2 /FPGA_Port_1,_Port_3_(DDR,_USB)/R_M0_DQ5 )
718  ( 3 /FPGA_Port_1,_Port_3_(DDR,_USB)/R_M0_DQ6 )
719  ( 4 /FPGA_Port_1,_Port_3_(DDR,_USB)/R_M0_DQ7 )
720  ( 5 /FPGA_Port_1,_Port_3_(DDR,_USB)/M0_DQ7 )
721  ( 6 /DDR_Banks/M0_DQ6 )
722  ( 7 /DDR_Banks/M0_DQ5 )
723  ( 8 /FPGA_Port_1,_Port_3_(DDR,_USB)/M0_DQ4 )
724 )
725 ( /4C7BC2A2/4C69FCE7 R_PACK4-0402 RP13 R_PACK4 {Lib=R_PACK4}
726  ( 1 /FPGA_Port_1,_Port_3_(DDR,_USB)/R_M0_DQ0 )
727  ( 2 /FPGA_Port_1,_Port_3_(DDR,_USB)/R_M0_DQ1 )
728  ( 3 /FPGA_Port_1,_Port_3_(DDR,_USB)/R_M0_DQ2 )
729  ( 4 /FPGA_Port_1,_Port_3_(DDR,_USB)/R_M0_DQ3 )
730  ( 5 /FPGA_Port_1,_Port_3_(DDR,_USB)/M0_DQ3 )
731  ( 6 /FPGA_Port_1,_Port_3_(DDR,_USB)/M0_DQ2 )
732  ( 7 /DDR_Banks/M0_DQ1 )
733  ( 8 /FPGA_Port_1,_Port_3_(DDR,_USB)/M0_DQ0 )
734 )
735 ( /4C7BC2A2/4C69FCE6 R_PACK4-0402 RP11 R_PACK4 {Lib=R_PACK4}
736  ( 1 /FPGA_Port_1,_Port_3_(DDR,_USB)/R_M0_DQ8 )
737  ( 2 /FPGA_Port_1,_Port_3_(DDR,_USB)/R_M0_DQ9 )
738  ( 3 /FPGA_Port_1,_Port_3_(DDR,_USB)/R_M0_DQ10 )
739  ( 4 /FPGA_Port_1,_Port_3_(DDR,_USB)/R_M0_DQ11 )
740  ( 5 /FPGA_Port_1,_Port_3_(DDR,_USB)/M0_DQ11 )
741  ( 6 /FPGA_Port_1,_Port_3_(DDR,_USB)/M0_DQ10 )
742  ( 7 /DDR_Banks/M0_DQ9 )
743  ( 8 /FPGA_Port_1,_Port_3_(DDR,_USB)/M0_DQ8 )
744 )
745 ( /4C7BC2A2/4C69FC19 R_PACK4-0402 RP10 R_PACK4 {Lib=R_PACK4}
746  ( 1 /FPGA_Port_1,_Port_3_(DDR,_USB)/R_M0_DQ12 )
747  ( 2 /FPGA_Port_1,_Port_3_(DDR,_USB)/R_M0_DQ13 )
748  ( 3 /FPGA_Port_1,_Port_3_(DDR,_USB)/R_M0_DQ14 )
749  ( 4 /FPGA_Port_1,_Port_3_(DDR,_USB)/R_M0_DQ15 )
750  ( 5 /FPGA_Port_1,_Port_3_(DDR,_USB)/M0_DQ15 )
751  ( 6 /FPGA_Port_1,_Port_3_(DDR,_USB)/M0_DQ14 )
752  ( 7 /FPGA_Port_1,_Port_3_(DDR,_USB)/M0_DQ13 )
753  ( 8 /DDR_Banks/M0_DQ12 )
754 )
755 ( /4C7BC2A2/4C69E7DD 0402 R19 33 {Lib=R}
756  ( 1 /FPGA_Port_1,_Port_3_(DDR,_USB)/R_M1_UDQS )
757  ( 2 /DDR_Banks/M1_UDQS )
758 )
759 ( /4C7BC2A2/4C69E92D 0402 R20 33 {Lib=R}
760  ( 1 /FPGA_Port_1,_Port_3_(DDR,_USB)/R_M1_CS# )
761  ( 2 /DDR_Banks/M1_CS# )
762 )
763 ( /4C7BC2A2/4C69E7F8 0402 R17 33 {Lib=R}
764  ( 1 /FPGA_Port_1,_Port_3_(DDR,_USB)/R_M1_CKE )
765  ( 2 /FPGA_Port_1,_Port_3_(DDR,_USB)/M1_CKE )
766 )
767 ( /4C7BC2A2/4C69E7C2 0402 R18 33 {Lib=R}
768  ( 1 /FPGA_Port_1,_Port_3_(DDR,_USB)/R_M1_UDM )
769  ( 2 /FPGA_Port_1,_Port_3_(DDR,_USB)/M1_UDM )
770 )
771 ( /4C7BC2A2/4C69E3A6 $noname RP9 R_PACK4 {Lib=R_PACK4}
772  ( 1 /FPGA_Port_1,_Port_3_(DDR,_USB)/M1_DQ11 )
773  ( 2 /DDR_Banks/M1_DQ10 )
774  ( 3 /FPGA_Port_1,_Port_3_(DDR,_USB)/M1_DQ9 )
775  ( 4 /FPGA_Port_1,_Port_3_(DDR,_USB)/M1_DQ8 )
776  ( 5 /FPGA_Port_1,_Port_3_(DDR,_USB)/R_M1_DQ8 )
777  ( 6 /FPGA_Port_1,_Port_3_(DDR,_USB)/R_M1_DQ9 )
778  ( 7 /FPGA_Port_1,_Port_3_(DDR,_USB)/R_M1_DQ10 )
779  ( 8 /FPGA_Port_1,_Port_3_(DDR,_USB)/R_M1_DQ11 )
780 )
781 ( /4C7BC2A2/4C69E299 $noname RP8 R_PACK4 {Lib=R_PACK4}
782  ( 1 /FPGA_Port_1,_Port_3_(DDR,_USB)/M1_DQ15 )
783  ( 2 /DDR_Banks/M1_DQ14 )
784  ( 3 /FPGA_Port_1,_Port_3_(DDR,_USB)/M1_DQ13 )
785  ( 4 /FPGA_Port_1,_Port_3_(DDR,_USB)/M1_DQ12 )
786  ( 5 /FPGA_Port_1,_Port_3_(DDR,_USB)/R_M1_DQ12 )
787  ( 6 /FPGA_Port_1,_Port_3_(DDR,_USB)/R_M1_DQ13 )
788  ( 7 /FPGA_Port_1,_Port_3_(DDR,_USB)/R_M1_DQ14 )
789  ( 8 /FPGA_Port_1,_Port_3_(DDR,_USB)/R_M1_DQ15 )
790 )
791 ( /4C7BC2A2/4C69DF7A 0402 R16 120 {Lib=R}
792  ( 1 /FPGA_Port_1,_Port_3_(DDR,_USB)/M1_CLK# )
793  ( 2 /FPGA_Port_1,_Port_3_(DDR,_USB)/M1_CLK )
794 )
795 ( /4C7BC2A2/4C69DC05 $noname RP7 R_PACK4 {Lib=R_PACK4}
796  ( 1 /DDR_Banks/M1_A12 )
797  ( 2 /DDR_Banks/M1_A11 )
798  ( 3 /FPGA_Port_1,_Port_3_(DDR,_USB)/M1_A9 )
799  ( 4 /FPGA_Port_1,_Port_3_(DDR,_USB)/M1_A8 )
800  ( 5 /FPGA_Port_1,_Port_3_(DDR,_USB)/R_M1_A8 )
801  ( 6 /FPGA_Port_1,_Port_3_(DDR,_USB)/R_M1_A9 )
802  ( 7 /FPGA_Port_1,_Port_3_(DDR,_USB)/R_M1_A11 )
803  ( 8 /FPGA_Port_1,_Port_3_(DDR,_USB)/R_M1_A12 )
804 )
805 ( /4C7BC2A2/4C69DA8A $noname RP6 R_PACK4 {Lib=R_PACK4}
806  ( 1 /FPGA_Port_1,_Port_3_(DDR,_USB)/M1_A7 )
807  ( 2 /FPGA_Port_1,_Port_3_(DDR,_USB)/M1_A6 )
808  ( 3 /DDR_Banks/M1_A5 )
809  ( 4 /DDR_Banks/M1_A4 )
810  ( 5 /FPGA_Port_1,_Port_3_(DDR,_USB)/R_M1_A4 )
811  ( 6 /FPGA_Port_1,_Port_3_(DDR,_USB)/R_M1_A5 )
812  ( 7 /FPGA_Port_1,_Port_3_(DDR,_USB)/R_M1_A6 )
813  ( 8 /FPGA_Port_1,_Port_3_(DDR,_USB)/R_M1_A7 )
814 )
815 ( /4C7BC2A2/4C69D3A9 $noname RP5 R_PACK4 {Lib=R_PACK4}
816  ( 1 /FPGA_Port_1,_Port_3_(DDR,_USB)/R_M1_DQ0 )
817  ( 2 /FPGA_Port_1,_Port_3_(DDR,_USB)/R_M1_DQ1 )
818  ( 3 /FPGA_Port_1,_Port_3_(DDR,_USB)/R_M1_DQ2 )
819  ( 4 /FPGA_Port_1,_Port_3_(DDR,_USB)/R_M1_DQ3 )
820  ( 5 /DDR_Banks/M1_DQ3 )
821  ( 6 /DDR_Banks/M1_DQ2 )
822  ( 7 /FPGA_Port_1,_Port_3_(DDR,_USB)/M1_DQ1 )
823  ( 8 /FPGA_Port_1,_Port_3_(DDR,_USB)/M1_DQ0 )
824 )
825 ( /4C7BC2A2/4C69D3A4 $noname RP3 R_PACK4 {Lib=R_PACK4}
826  ( 1 /FPGA_Port_1,_Port_3_(DDR,_USB)/R_M1_LDQS )
827  ( 2 /FPGA_Port_1,_Port_3_(DDR,_USB)/R_M1_LDM )
828  ( 3 /FPGA_Port_1,_Port_3_(DDR,_USB)/R_M1_WE# )
829  ( 4 /FPGA_Port_1,_Port_3_(DDR,_USB)/R_M1_CAS# )
830  ( 5 /FPGA_Port_1,_Port_3_(DDR,_USB)/M1_CAS# )
831  ( 6 /DDR_Banks/M1_WE# )
832  ( 7 /DDR_Banks/M1_LDM )
833  ( 8 /FPGA_Port_1,_Port_3_(DDR,_USB)/M1_LDQS )
834 )
835 ( /4C7BC2A2/4C69D3A3 $noname RP4 R_PACK4 {Lib=R_PACK4}
836  ( 1 /FPGA_Port_1,_Port_3_(DDR,_USB)/R_M1_DQ4 )
837  ( 2 /FPGA_Port_1,_Port_3_(DDR,_USB)/R_M1_DQ5 )
838  ( 3 /FPGA_Port_1,_Port_3_(DDR,_USB)/R_M1_DQ6 )
839  ( 4 /FPGA_Port_1,_Port_3_(DDR,_USB)/R_M1_DQ7 )
840  ( 5 /FPGA_Port_1,_Port_3_(DDR,_USB)/M1_DQ7 )
841  ( 6 /FPGA_Port_1,_Port_3_(DDR,_USB)/M1_DQ6 )
842  ( 7 /FPGA_Port_1,_Port_3_(DDR,_USB)/M1_DQ5 )
843  ( 8 /FPGA_Port_1,_Port_3_(DDR,_USB)/M1_DQ4 )
844 )
845 ( /4C7BC2A2/4C69CEE8 $noname RP2 R_PACK4 {Lib=R_PACK4}
846  ( 1 /FPGA_Port_1,_Port_3_(DDR,_USB)/R_M1_RAS# )
847  ( 2 /FPGA_Port_1,_Port_3_(DDR,_USB)/R_M1_BA0 )
848  ( 3 /FPGA_Port_1,_Port_3_(DDR,_USB)/R_M1_BA1 )
849  ( 4 /FPGA_Port_1,_Port_3_(DDR,_USB)/R_M1_A10 )
850  ( 5 /FPGA_Port_1,_Port_3_(DDR,_USB)/M1_A10 )
851  ( 6 /FPGA_Port_1,_Port_3_(DDR,_USB)/M1_BA1 )
852  ( 7 /FPGA_Port_1,_Port_3_(DDR,_USB)/M1_BA0 )
853  ( 8 /DDR_Banks/M1_RAS# )
854 )
855 ( /4C7BC2A2/4C69C6B2 $noname RP1 R_PACK4 {Lib=R_PACK4}
856  ( 1 /FPGA_Port_1,_Port_3_(DDR,_USB)/R_M1_A0 )
857  ( 2 /FPGA_Port_1,_Port_3_(DDR,_USB)/R_M1_A1 )
858  ( 3 /FPGA_Port_1,_Port_3_(DDR,_USB)/R_M1_A2 )
859  ( 4 /FPGA_Port_1,_Port_3_(DDR,_USB)/R_M1_A3 )
860  ( 5 /DDR_Banks/M1_A3 )
861  ( 6 /FPGA_Port_1,_Port_3_(DDR,_USB)/M1_A2 )
862  ( 7 /FPGA_Port_1,_Port_3_(DDR,_USB)/M1_A1 )
863  ( 8 /DDR_Banks/M1_A0 )
864 )
865 ( /4C716A4D/4C716CAB $noname J6 CONN_8X2 {Lib=CONN_8X2}
866  ( 1 /DBG_PRG/FPGA_TCK )
867  ( 2 ? )
868  ( 3 /DBG_PRG/FPGA_TMS )
869  ( 4 ? )
870  ( 5 /DBG_PRG/FPGA_TDO )
871  ( 6 ? )
872  ( 7 /DBG_PRG/FPGA_TDI )
873  ( 8 ? )
874  ( 9 ? )
875  ( 10 ? )
876  ( 11 ? )
877  ( 12 ? )
878  ( 13 ? )
879  ( 14 ? )
880  ( 15 ? )
881  ( 16 ? )
882 )
883 ( /4C69ED5F/4C7D02E3 MLP6 U17 FAN4010 {Lib=FAN4010}
884  ( 1 N-000154 )
885  ( 2 ? )
886  ( 3 /PSU/Iout_2.5 )
887  ( 5 GND )
888  ( 6 ? )
889 )
890 ( /4C69ED5F/4C7D02E2 1206 R45 R {Lib=R}
891  ( 1 /PSU/VIN_DC-DC-2.5 )
892  ( 2 N-000154 )
893 )
894 ( /4C69ED5F/4C7D02E1 0402 R44 R {Lib=R}
895  ( 1 /PSU/Iout_2.5 )
896  ( 2 GND )
897 )
898 ( /4C69ED5F/4C7C4DAA $noname R41 160K {Lib=R}
899  ( 1 N-000152 )
900  ( 2 GND )
901 )
902 ( /4C69ED5F/4C7C4D9E $noname R40 47K {Lib=R}
903  ( 1 N-000163 )
904  ( 2 N-000151 )
905 )
906 ( /4C69ED5F/4C7C4D94 $noname C100 220pF {Lib=C}
907  ( 1 N-000151 )
908  ( 2 GND )
909 )
910 ( /4C69ED5F/4C7C4D8E $noname C99 22uF {Lib=C}
911  ( 1 /PSU/VIN_DC-DC-2.5 )
912  ( 2 GND )
913 )
914 ( /4C69ED5F/4C7C4CF1 0402 C103 100nF {Lib=CAP}
915  ( 1 +2.5V )
916  ( 2 GND )
917 )
918 ( /4C69ED5F/4C7C4CF0 1210 L11 2.2uH {Lib=INDUCTOR}
919  ( 1 +2.5V )
920  ( 2 /PSU/SW_1.2 )
921 )
922 ( /4C69ED5F/4C7C4CEF 0402 R43 51K {Lib=R}
923  ( 1 +2.5V )
924  ( 2 /PSU/VFB2.5 )
925 )
926 ( /4C69ED5F/4C7C4CEE 0402 R42 24K {Lib=R}
927  ( 1 /PSU/VFB2.5 )
928  ( 2 GND )
929 )
930 ( /4C69ED5F/4C7C4CED 1206 C102 10uF {Lib=CAP}
931  ( 1 +2.5V )
932  ( 2 GND )
933 )
934 ( /4C69ED5F/4C7C4CEC 0402 C101 22pF {Lib=CAP}
935  ( 1 +2.5V )
936  ( 2 /PSU/VFB2.5 )
937 )
938 ( /4C69ED5F/4C79C99E 0805 C95 4.7uF {Lib=CAP}
939  ( 1 /PSU/VIN_DC-DC-5.0 )
940  ( 2 GND )
941 )
942 ( /4C69ED5F/4C79C99C 0402 R35 R {Lib=R}
943  ( 1 /PSU/Iout_5.0 )
944  ( 2 GND )
945 )
946 ( /4C69ED5F/4C79C99B 1206 R36 R {Lib=R}
947  ( 1 /PSU/VIN_DC-DC-5.0 )
948  ( 2 N-000148 )
949 )
950 ( /4C69ED5F/4C79C99A MLP6 U16 FAN4010 {Lib=FAN4010}
951  ( 1 N-000148 )
952  ( 2 ? )
953  ( 3 /PSU/Iout_5.0 )
954  ( 5 GND )
955  ( 6 /PSU/VIN_DC-DC-5.0 )
956 )
957 ( /4C69ED5F/4C79C8B2 0402 C98 100nF {Lib=CAP}
958  ( 1 +5V )
959  ( 2 GND )
960 )
961 ( /4C69ED5F/4C79C8B1 0402 R39 1.02M {Lib=R}
962  ( 1 +5V )
963  ( 2 /PSU/VFB1.2 )
964 )
965 ( /4C69ED5F/4C79C8B0 0402 R38 332K {Lib=R}
966  ( 1 /PSU/VFB1.2 )
967  ( 2 GND )
968 )
969 ( /4C69ED5F/4C79C8AF 1206 C97 10uF {Lib=CAP}
970  ( 1 +5V )
971  ( 2 GND )
972 )
973 ( /4C69ED5F/4C79C8AE 0402 C96 22pF {Lib=CAP}
974  ( 1 +5V )
975  ( 2 /PSU/VFB1.2 )
976 )
977 ( /4C69ED5F/4C79C828 1210 L10 4.7uH {Lib=INDUCTOR}
978  ( 1 N-000158 )
979  ( 2 /PSU/VIN_DC-DC-5.0 )
980 )
981 ( /4C69ED5F/4C79C7C0 0402 R37 1M {Lib=R}
982  ( 1 N-000160 )
983  ( 2 /PSU/VIN_DC-DC-5.0 )
984 )
985 ( /4C69ED5F/4C79C65B SOT23_6 U15 A7117 {Lib=A7117}
986  ( 1 N-000158 )
987  ( 2 GND )
988  ( 3 /PSU/VFB1.2 )
989  ( 4 N-000160 )
990  ( 5 +5V )
991  ( 6 /PSU/VIN_DC-DC-5.0 )
992 )
993 ( /4C69ED5F/4C770714 MLP6 U14 FAN4010 {Lib=FAN4010}
994  ( 1 N-000168 )
995  ( 2 ? )
996  ( 3 /PSU/Iout_1.2 )
997  ( 5 GND )
998  ( 6 /PSU/VIN_DC-DC-1.2 )
999 )
1000 ( /4C69ED5F/4C770713 1206 R34 R {Lib=R}
1001  ( 1 /PSU/VIN_DC-DC-1.2 )
1002  ( 2 N-000168 )
1003 )
1004 ( /4C69ED5F/4C770712 0402 R33 R {Lib=R}
1005  ( 1 /PSU/Iout_1.2 )
1006  ( 2 GND )
1007 )
1008 ( /4C69ED5F/4C77067B 0402 R31 R {Lib=R}
1009  ( 1 /PSU/Iout_3.3 )
1010  ( 2 GND )
1011 )
1012 ( /4C69ED5F/4C77060E 1206 R32 R {Lib=R}
1013  ( 1 /PSU/VIN_DC-DC-3.3 )
1014  ( 2 N-000147 )
1015 )
1016 ( /4C69ED5F/4C7705B0 MLP6 U13 FAN4010 {Lib=FAN4010}
1017  ( 1 N-000147 )
1018  ( 2 ? )
1019  ( 3 /PSU/Iout_3.3 )
1020  ( 5 GND )
1021  ( 6 ? )
1022 )
1023 ( /4C69ED5F/4C6D2FD7 0805 C82 4.7uF {Lib=CAP}
1024  ( 1 /PSU/VIN_DC-DC-1.2 )
1025  ( 2 GND )
1026 )
1027 ( /4C69ED5F/4C6D2FD6 0402 C83 22pF {Lib=CAP}
1028  ( 1 +1.2V )
1029  ( 2 /PSU/VFB1.2 )
1030 )
1031 ( /4C69ED5F/4C6D2FD5 1206 C84 10uF {Lib=CAP}
1032  ( 1 +1.2V )
1033  ( 2 GND )
1034 )
1035 ( /4C69ED5F/4C6D2FD3 0402 R27 200K {Lib=R}
1036  ( 1 /PSU/VFB1.2 )
1037  ( 2 GND )
1038 )
1039 ( /4C69ED5F/4C6D2FD2 0402 R28 200K {Lib=R}
1040  ( 1 +1.2V )
1041  ( 2 /PSU/VFB1.2 )
1042 )
1043 ( /4C69ED5F/4C6D2FD1 1210 L9 2.2uH {Lib=INDUCTOR}
1044  ( 1 +1.2V )
1045  ( 2 /PSU/SW_1.2 )
1046 )
1047 ( /4C69ED5F/4C6D2FD0 0402 C85 100nF {Lib=CAP}
1048  ( 1 +1.2V )
1049  ( 2 GND )
1050 )
1051 ( /4C69ED5F/4C6D2F0B 0402 C81 100nF {Lib=CAP}
1052  ( 1 +3.3V )
1053  ( 2 GND )
1054 )
1055 ( /4C69ED5F/4C6D2E6A 1210 L8 2.2uH {Lib=INDUCTOR}
1056  ( 1 +3.3V )
1057  ( 2 /PSU/SW_3.3 )
1058 )
1059 ( /4C69ED5F/4C6D2DDD 0402 R26 900K {Lib=R}
1060  ( 1 +3.3V )
1061  ( 2 /PSU/VFB3.3 )
1062 )
1063 ( /4C69ED5F/4C6D2DBC 0402 R25 200K {Lib=R}
1064  ( 1 /PSU/VFB3.3 )
1065  ( 2 GND )
1066 )
1067 ( /4C69ED5F/4C6D2C83 1206 C80 10uF {Lib=CAP}
1068  ( 1 +3.3V )
1069  ( 2 GND )
1070 )
1071 ( /4C69ED5F/4C6D2C7F 0402 C79 22pF {Lib=CAP}
1072  ( 1 +3.3V )
1073  ( 2 /PSU/VFB3.3 )
1074 )
1075 ( /4C69ED5F/4C6D2C7C 0805 C78 4.7uF {Lib=CAP}
1076  ( 1 /PSU/VIN_DC-DC-3.3 )
1077  ( 2 GND )
1078 )
1079 ( /4C69ED5F/4C6D2AE0 SOT23-5 U12 A7108 {Lib=A7108}
1080  ( 1 /PSU/VIN_DC-DC-1.2 )
1081  ( 2 GND )
1082  ( 3 /PSU/SW_1.2 )
1083  ( 4 /PSU/VIN_DC-DC-1.2 )
1084  ( 5 /PSU/VFB1.2 )
1085 )
1086 ( /4C69ED5F/4C6D2AA5 SOT23-5 U11 A7108 {Lib=A7108}
1087  ( 1 /PSU/VIN_DC-DC-3.3 )
1088  ( 2 GND )
1089  ( 3 /PSU/SW_3.3 )
1090  ( 4 /PSU/VIN_DC-DC-3.3 )
1091  ( 5 /PSU/VFB3.3 )
1092 )
1093 ( /4C69ED5F/4C6C9DB9 DFN10 U10 A7130 {Lib=A7130}
1094  ( 1 N-000152 )
1095  ( 2 GND )
1096  ( 3 /PSU/SW_1.2 )
1097  ( 4 /PSU/SW_1.2 )
1098  ( 5 GND )
1099  ( 6 /PSU/VIN_DC-DC-2.5 )
1100  ( 7 /PSU/VIN_DC-DC-2.5 )
1101  ( 8 /PSU/VIN_DC-DC-2.5 )
1102  ( 9 /PSU/VFB2.5 )
1103  ( 10 N-000163 )
1104  ( PAD GND )
1105 )
1106 ( /4C69ED5F/4C69EE11 MLF20m1 U9 ATTINY24A-MLF {Lib=ATTINY24A-MLF}
1107  ( 1 ? )
1108  ( 2 ? )
1109  ( 3 /PSU/Iout_1.2 )
1110  ( 4 /PSU/Iout_3.3 )
1111  ( 5 ? )
1112  ( 6 ? )
1113  ( 7 ? )
1114  ( 8 GND )
1115  ( 9 ? )
1116  ( 10 ? )
1117  ( 11 ? )
1118  ( 12 ? )
1119  ( 13 ? )
1120  ( 14 ? )
1121  ( 15 ? )
1122  ( 16 ? )
1123  ( 17 ? )
1124  ( 18 ? )
1125  ( 19 ? )
1126  ( 20 ? )
1127  ( PAD GND )
1128 )
1129 ( /4C4227FE/4C6969AB $noname C75 100nF {Lib=C}
1130  ( 1 GND )
1131  ( 2 +3.3V )
1132 )
1133 ( /4C4227FE/4C65D681 0603 C74 1uF {Lib=CAP}
1134  ( 1 +3.3V )
1135  ( 2 GND )
1136 )
1137 ( /4C4227FE/4C65D67C 0402 C73 100nF {Lib=CAP}
1138  ( 1 +3.3V )
1139  ( 2 GND )
1140 )
1141 ( /4C4227FE/4C65D661 0402 C72 100nF {Lib=CAP}
1142  ( 1 +3.3V )
1143  ( 2 GND )
1144 )
1145 ( /4C4227FE/4C65A75D $noname U8 X25X64MB {Lib=X25X64MB}
1146  ( 1 /FPGA,_Port0,_Port2,_PROG_IF/PROG_CSO )
1147  ( 2 /FPGA,_Port0,_Port2,_PROG_IF/PROG_MISO1 )
1148  ( 3 /FPGA,_Port0,_Port2,_PROG_IF/PROG_MISO2 )
1149  ( 4 GND )
1150  ( 5 /FPGA,_Port0,_Port2,_PROG_IF/PROG_MISO0 )
1151  ( 6 /FPGA,_Port0,_Port2,_PROG_IF/PROG_CCLK )
1152  ( 7 /FPGA,_Port0,_Port2,_PROG_IF/PROG_MISO3 )
1153  ( 8 VCCO2 )
1154 )
1155 ( /4C4227FE/4B76F5E2 $noname J1 MICROSD {Lib=MICROSD}
1156  ( 1 /Non_volatile_memories/SD_DAT2 )
1157  ( 2 /Non_volatile_memories/SD_DAT3 )
1158  ( 3 /FPGA,_Port0,_Port2,_PROG_IF/SD_CMD )
1159  ( 4 +3.3V )
1160  ( 5 /Non_volatile_memories/SD_CLK )
1161  ( 6 GND )
1162  ( 7 /Non_volatile_memories/SD_DAT0 )
1163  ( 8 /FPGA,_Port0,_Port2,_PROG_IF/SD_DAT1 )
1164  ( CASE GND )
1165  ( CD ? )
1166  ( COM GND )
1167 )
1168 ( /4C4227FE/4B76F108 $noname U5 NAND {Lib=HY27UG088G5M}
1169  ( 1 ? )
1170  ( 2 ? )
1171  ( 3 ? )
1172  ( 4 ? )
1173  ( 5 ? )
1174  ( 6 /Non_volatile_memories/NF_RNB )
1175  ( 7 /Non_volatile_memories/NF_RNB )
1176  ( 8 /FPGA,_Port0,_Port2,_PROG_IF/NF_RE_N )
1177  ( 9 /Non_volatile_memories/NF_CS1_N )
1178  ( 10 ? )
1179  ( 11 ? )
1180  ( 12 +3.3V )
1181  ( 13 GND )
1182  ( 14 ? )
1183  ( 15 ? )
1184  ( 16 /Non_volatile_memories/NF_CLE )
1185  ( 17 /FPGA,_Port0,_Port2,_PROG_IF/NF_ALE )
1186  ( 18 /FPGA,_Port0,_Port2,_PROG_IF/NF_WE_N )
1187  ( 19 +3.3V )
1188  ( 20 ? )
1189  ( 21 ? )
1190  ( 22 ? )
1191  ( 23 ? )
1192  ( 24 ? )
1193  ( 25 ? )
1194  ( 26 ? )
1195  ( 27 ? )
1196  ( 28 ? )
1197  ( 29 /FPGA,_Port0,_Port2,_PROG_IF/NF_D0 )
1198  ( 30 /FPGA,_Port0,_Port2,_PROG_IF/NF_D1 )
1199  ( 31 /FPGA,_Port0,_Port2,_PROG_IF/NF_D2 )
1200  ( 32 /FPGA,_Port0,_Port2,_PROG_IF/NF_D3 )
1201  ( 33 ? )
1202  ( 34 ? )
1203  ( 35 ? )
1204  ( 36 GND )
1205  ( 37 +3.3V )
1206  ( 38 ? )
1207  ( 39 ? )
1208  ( 40 ? )
1209  ( 41 /Non_volatile_memories/NF_D4 )
1210  ( 42 /FPGA,_Port0,_Port2,_PROG_IF/NF_D5 )
1211  ( 43 /FPGA,_Port0,_Port2,_PROG_IF/NF_D6 )
1212  ( 44 /FPGA,_Port0,_Port2,_PROG_IF/NF_D7 )
1213  ( 45 ? )
1214  ( 46 ? )
1215  ( 47 ? )
1216  ( 48 ? )
1217 )
1218 ( /4C5F1EDC/4C7D3661 $noname R53 15k {Lib=R}
1219  ( 1 GND )
1220  ( 2 /USB/USBD_D+ )
1221 )
1222 ( /4C5F1EDC/4C7D3660 $noname R54 15k {Lib=R}
1223  ( 1 GND )
1224  ( 2 /USB/USBD_D- )
1225 )
1226 ( /4C5F1EDC/4C7D365F $noname R55 15k {Lib=R}
1227  ( 1 +3.3V )
1228  ( 2 /USB/USBD_D+ )
1229 )
1230 ( /4C5F1EDC/4C7D354D $noname R49 24 {Lib=R}
1231  ( 1 /USB/USBD_D+ )
1232  ( 2 N-000133 )
1233 )
1234 ( /4C5F1EDC/4C7D354C $noname R50 24 {Lib=R}
1235  ( 1 /USB/USBD_D- )
1236  ( 2 N-000134 )
1237 )
1238 ( /4C5F1EDC/4C7D350E $noname R52 24 {Lib=R}
1239  ( 1 /USB/USBA_D- )
1240  ( 2 N-000130 )
1241 )
1242 ( /4C5F1EDC/4C7D3508 $noname R51 24 {Lib=R}
1243  ( 1 /USB/USBA_D+ )
1244  ( 2 N-000142 )
1245 )
1246 ( /4C5F1EDC/4C7D32A3 $noname R48 15k {Lib=R}
1247  ( 1 +3.3V )
1248  ( 2 /USB/USBA_D+ )
1249 )
1250 ( /4C5F1EDC/4C7D3098 $noname R47 15k {Lib=R}
1251  ( 1 GND )
1252  ( 2 /USB/USBA_D+ )
1253 )
1254 ( /4C5F1EDC/4C7D3075 $noname R46 15k {Lib=R}
1255  ( 1 GND )
1256  ( 2 /USB/USBA_D- )
1257 )
1258 ( /4C5F1EDC/4C75F027 ZX62D-B-5P8 J7 ZX62D-B-5P8 {Lib=ZX62D-B-5P8}
1259  ( 1 N-000139 )
1260  ( 2 /USB/USBD_D- )
1261  ( 3 /USB/USBD_D+ )
1262  ( 4 N-000132 )
1263  ( 5 N-000132 )
1264  ( 6 /USB/USB_CASE_DEV )
1265  ( 7 /USB/USB_CASE_DEV )
1266  ( 8 /USB/USB_CASE_DEV )
1267  ( 9 /USB/USB_CASE_DEV )
1268 )
1269 ( /4C5F1EDC/4C71BA25 MLF16 U7 MIC2550-MLF {Lib=MIC2550-MLF}
1270  ( 1 /FPGA_Port_1,_Port_3_(DDR,_USB)/USBD_SPD )
1271  ( 2 /FPGA_Port_1,_Port_3_(DDR,_USB)/USBD_RCV )
1272  ( 3 /USB/USBD_VP )
1273  ( 4 /FPGA_Port_1,_Port_3_(DDR,_USB)/USBD_VM )
1274  ( 6 GND )
1275  ( 7 GND )
1276  ( 9 /USB/USBD_OE_N )
1277  ( 10 N-000134 )
1278  ( 11 N-000133 )
1279  ( 12 +3.3V )
1280  ( 14 +3.3V )
1281  ( 15 +2.5V )
1282 )
1283 ( /4C5F1EDC/4C71BA1D MLF16 U6 MIC2550-MLF {Lib=MIC2550-MLF}
1284  ( 1 /USB/USBA_SPD )
1285  ( 2 /USB/USBA_RCV )
1286  ( 3 /FPGA_Port_1,_Port_3_(DDR,_USB)/USBA_VP )
1287  ( 4 /FPGA_Port_1,_Port_3_(DDR,_USB)/USBA_VM )
1288  ( 6 GND )
1289  ( 7 GND )
1290  ( 9 /FPGA_Port_1,_Port_3_(DDR,_USB)/USBA_OE_N )
1291  ( 10 N-000130 )
1292  ( 11 N-000142 )
1293  ( 12 +3.3V )
1294  ( 14 +3.3V )
1295  ( 15 +2.5V )
1296 )
1297 ( /4C5F1EDC/4C6552BE $noname C35 1uF {Lib=C}
1298  ( 1 +3.3V )
1299  ( 2 GND )
1300 )
1301 ( /4C5F1EDC/4C6552BD 0402 C36 100nF {Lib=C}
1302  ( 1 +3.3V )
1303  ( 2 GND )
1304 )
1305 ( /4C5F1EDC/4C6552BC 0402 C37 100nF {Lib=C}
1306  ( 1 +2.5V )
1307  ( 2 GND )
1308 )
1309 ( /4C5F1EDC/4C6552B9 $noname V4 V0402MHS03 {Lib=V0402MHS03}
1310  ( 1 /USB/USBD_D- )
1311  ( 2 GND )
1312 )
1313 ( /4C5F1EDC/4C6552B8 $noname V3 V0402MHS03 {Lib=V0402MHS03}
1314  ( 1 /USB/USBD_D+ )
1315  ( 2 GND )
1316 )
1317 ( /4C5F1EDC/4C6552B7 $noname C38 4.7nF {Lib=C}
1318  ( 1 /USB/USB_CASE_DEV )
1319  ( 2 GND )
1320 )
1321 ( /4C5F1EDC/4C6552B6 $noname R15 1M {Lib=R}
1322  ( 1 /USB/USB_CASE_DEV )
1323  ( 2 GND )
1324 )
1325 ( /4C5F1EDC/4C6552B1 0603 L7 FB {Lib=INDUCTOR}
1326  ( 1 N-000139 )
1327  ( 2 GND )
1328 )
1329 ( /4C5F1EDC/4C63F252 0603 L4 FB {Lib=INDUCTOR}
1330  ( 1 N-000138 )
1331  ( 2 N-000136 )
1332 )
1333 ( /4C5F1EDC/4C63F248 0603 L5 FB {Lib=INDUCTOR}
1334  ( 1 N-000135 )
1335  ( 2 GND )
1336 )
1337 ( /4C5F1EDC/4C5F2D27 $noname R10 1M {Lib=R}
1338  ( 1 /USB/USB_CASE_HOST )
1339  ( 2 GND )
1340 )
1341 ( /4C5F1EDC/4C5F2D1E $noname C16 4.7nF {Lib=C}
1342  ( 1 /USB/USB_CASE_HOST )
1343  ( 2 GND )
1344 )
1345 ( /4C5F1EDC/4C5F2CA7 0603 V1 V0402MHS03 {Lib=V0402MHS03}
1346  ( 1 /USB/USBA_D+ )
1347  ( 2 GND )
1348 )
1349 ( /4C5F1EDC/4C5F2CA3 0603 V2 V0402MHS03 {Lib=V0402MHS03}
1350  ( 1 /USB/USBA_D- )
1351  ( 2 GND )
1352 )
1353 ( /4C5F1EDC/4C5F2B55 $noname F1 MICROSMD075F {Lib=MICROSMD075F}
1354  ( 1 N-000138 )
1355  ( 2 +5V )
1356 )
1357 ( /4C5F1EDC/4C5F23DD $noname J5 USB-48204-0001 {Lib=USB-48204-0001}
1358  ( 1 N-000136 )
1359  ( 2 /USB/USBA_D- )
1360  ( 3 /USB/USBA_D+ )
1361  ( 4 N-000135 )
1362  ( S1 /USB/USB_CASE_HOST )
1363  ( S2 /USB/USB_CASE_HOST )
1364  ( S3 /USB/USB_CASE_HOST )
1365  ( S4 /USB/USB_CASE_HOST )
1366 )
1367 ( /4C5F1EDC/4C5F2039 $noname C15 100nF {Lib=C}
1368  ( 1 +2.5V )
1369  ( 2 GND )
1370 )
1371 ( /4C5F1EDC/4C5F2037 0402 C14 100nF {Lib=C}
1372  ( 1 +3.3V )
1373  ( 2 GND )
1374 )
1375 ( /4C5F1EDC/4C5F2033 $noname C13 1uF {Lib=C}
1376  ( 1 +3.3V )
1377  ( 2 GND )
1378 )
1379 ( /4C4320F3/4C5D8114 $noname C9 100nF {Lib=C}
1380  ( 1 /Ethernet_Phy/ETH_PLL1.8V )
1381  ( 2 GND )
1382 )
1383 ( /4C4320F3/4C5D810A 0402 L3 FB {Lib=INDUCTOR}
1384  ( 1 /Ethernet_Phy/ETH_A1.8V )
1385  ( 2 /Ethernet_Phy/ETH_PLL1.8V )
1386 )
1387 ( /4C4320F3/4C5D8104 $noname C6 100nF {Lib=C}
1388  ( 1 /Ethernet_Phy/ETH_A1.8V )
1389  ( 2 GND )
1390 )
1391 ( /4C4320F3/4C5D80F3 0402 L1 FB {Lib=INDUCTOR}
1392  ( 1 +1.8V )
1393  ( 2 /Ethernet_Phy/ETH_A1.8V )
1394 )
1395 ( /4C4320F3/4C5D80F0 $noname C4 100nF {Lib=C}
1396  ( 1 +1.8V )
1397  ( 2 GND )
1398 )
1399 ( /4C4320F3/4C5D80ED $noname C2 1uF {Lib=C}
1400  ( 1 +1.8V )
1401  ( 2 GND )
1402 )
1403 ( /4C4320F3/4C5D7FB7 0402 L2 FB {Lib=INDUCTOR}
1404  ( 1 +3.3V )
1405  ( 2 /Ethernet_Phy/ETH_A3.3V )
1406 )
1407 ( /4C4320F3/4C5D7FA7 $noname C8 100nF {Lib=C}
1408  ( 1 /Ethernet_Phy/ETH_A3.3V )
1409  ( 2 GND )
1410 )
1411 ( /4C4320F3/4C5D7FA5 $noname C7 1uF {Lib=C}
1412  ( 1 /Ethernet_Phy/ETH_A3.3V )
1413  ( 2 GND )
1414 )
1415 ( /4C4320F3/4C5D7FA3 $noname C5 100nF {Lib=C}
1416  ( 1 +3.3V )
1417  ( 2 GND )
1418 )
1419 ( /4C4320F3/4C5D7FA1 $noname C3 100nF {Lib=C}
1420  ( 1 +3.3V )
1421  ( 2 GND )
1422 )
1423 ( /4C4320F3/4C5D7F9F $noname C1 1uF {Lib=C}
1424  ( 1 +3.3V )
1425  ( 2 GND )
1426 )
1427 ( /4C4320F3/4C5D7F39 $noname R1 4.7K {Lib=R}
1428  ( 1 /Ethernet_Phy/ETH_MDIO )
1429  ( 2 +3.3V )
1430 )
1431 ( /4C4320F3/4C5D7ECF $noname R2 6.65K {Lib=R}
1432  ( 1 N-000123 )
1433  ( 2 GND )
1434 )
1435 ( /4C4320F3/4C5D7E43 $noname C11 100nF {Lib=C}
1436  ( 1 +3.3V )
1437  ( 2 GND )
1438 )
1439 ( /4C4320F3/4C5D7E41 $noname C10 100nF {Lib=C}
1440  ( 1 +3.3V )
1441  ( 2 GND )
1442 )
1443 ( /4C4320F3/4C5D7DCB $noname C12 47nF {Lib=C}
1444  ( 1 /Ethernet_Phy/MAG_SHIELD )
1445  ( 2 GND )
1446 )
1447 ( /4C4320F3/4C5D7DC4 $noname R9 1M {Lib=R}
1448  ( 1 /Ethernet_Phy/MAG_SHIELD )
1449  ( 2 GND )
1450 )
1451 ( /4C4320F3/4C432132 $noname U4 K8001 {Lib=K8001}
1452  ( 1 /Ethernet_Phy/ETH_MDIO )
1453  ( 2 /FPGA,_Port0,_Port2,_PROG_IF/ETH_MDC )
1454  ( 3 /FPGA,_Port0,_Port2,_PROG_IF/ETH_RXD3 )
1455  ( 4 /Ethernet_Phy/ETH_RXD2 )
1456  ( 5 /Ethernet_Phy/ETH_RXD1 )
1457  ( 6 /Ethernet_Phy/ETH_RXD0 )
1458  ( 7 +3.3V )
1459  ( 8 GND )
1460  ( 9 /FPGA,_Port0,_Port2,_PROG_IF/ETH_RXDV )
1461  ( 10 /FPGA,_Port0,_Port2,_PROG_IF/ETH_RXC )
1462  ( 11 /Ethernet_Phy/ETH_RXER )
1463  ( 12 GND )
1464  ( 13 +1.8V )
1465  ( 14 /FPGA,_Port0,_Port2,_PROG_IF/ETH_TXER )
1466  ( 15 /FPGA,_Port0,_Port2,_PROG_IF/ETH_TXC )
1467  ( 16 /FPGA,_Port0,_Port2,_PROG_IF/ETH_TXEN )
1468  ( 17 /Ethernet_Phy/ETH_TXD0 )
1469  ( 18 /Ethernet_Phy/ETH_TXD1 )
1470  ( 19 /FPGA,_Port0,_Port2,_PROG_IF/ETH_TXD2 )
1471  ( 20 /Ethernet_Phy/ETH_TXD3 )
1472  ( 21 /Ethernet_Phy/ETH_COL )
1473  ( 22 /Ethernet_Phy/ETH_CRS )
1474  ( 23 GND )
1475  ( 24 +3.3V )
1476  ( 25 /FPGA,_Port0,_Port2,_PROG_IF/ETH_INT )
1477  ( 26 /Ethernet_Phy/ETH_LED0 )
1478  ( 27 /Ethernet_Phy/ETH_LED1 )
1479  ( 28 ? )
1480  ( 29 ? )
1481  ( 30 ? )
1482  ( 31 /Ethernet_Phy/ETH_A1.8V )
1483  ( 32 /Ethernet_Phy/MAG_RX- )
1484  ( 33 /Ethernet_Phy/MAG_RX+ )
1485  ( 34 ? )
1486  ( 35 GND )
1487  ( 36 GND )
1488  ( 37 N-000123 )
1489  ( 38 /Ethernet_Phy/ETH_A3.3V )
1490  ( 39 GND )
1491  ( 40 /Ethernet_Phy/MAG_TX- )
1492  ( 41 /Ethernet_Phy/MAG_TX+ )
1493  ( 42 ? )
1494  ( 43 ? )
1495  ( 44 GND )
1496  ( 45 ? )
1497  ( 46 /FPGA,_Port0,_Port2,_PROG_IF/ETH_CLK )
1498  ( 47 /Ethernet_Phy/ETH_PLL1.8V )
1499  ( 48 /FPGA,_Port0,_Port2,_PROG_IF/ETH_RESET_N )
1500 )
1501 ( /4C4320F3/4C5D7AFE $noname R3 49.9 {Lib=R}
1502  ( 1 +3.3V )
1503  ( 2 /Ethernet_Phy/MAG_TX+ )
1504 )
1505 ( /4C4320F3/4C5D7AFC $noname R4 49.9 {Lib=R}
1506  ( 1 +3.3V )
1507  ( 2 /Ethernet_Phy/MAG_TX- )
1508 )
1509 ( /4C4320F3/4C5D7AF9 $noname R6 49.9 {Lib=R}
1510  ( 1 +3.3V )
1511  ( 2 /Ethernet_Phy/MAG_RX- )
1512 )
1513 ( /4C4320F3/4C5D7AF7 $noname R5 49.9 {Lib=R}
1514  ( 1 +3.3V )
1515  ( 2 /Ethernet_Phy/MAG_RX+ )
1516 )
1517 ( /4C4320F3/4C5D71DB $noname R8 220 {Lib=R}
1518  ( 1 N-000118 )
1519  ( 2 /Ethernet_Phy/ETH_LED1 )
1520 )
1521 ( /4C4320F3/4C5D719D $noname R7 220 {Lib=R}
1522  ( 1 N-000117 )
1523  ( 2 /Ethernet_Phy/ETH_LED0 )
1524 )
1525 ( /4C4320F3/4C5D6F5A $noname J4 RJ45-48025 {Lib=RJ45-48025}
1526  ( 1 /Ethernet_Phy/MAG_TX+ )
1527  ( 2 /Ethernet_Phy/MAG_TX- )
1528  ( 3 +3.3V )
1529  ( 4 GND )
1530  ( 5 GND )
1531  ( 6 +3.3V )
1532  ( 7 /Ethernet_Phy/MAG_RX+ )
1533  ( 8 /Ethernet_Phy/MAG_RX- )
1534  ( 9 +3.3V )
1535  ( 10 N-000117 )
1536  ( 11 +3.3V )
1537  ( 12 N-000118 )
1538  ( 13 /Ethernet_Phy/MAG_SHIELD )
1539  ( 14 /Ethernet_Phy/MAG_SHIELD )
1540 )
1541 ( /4C421DD3/4C609C8E $noname U3 MT46V32M16TG {Lib=MT46V32M16TG}
1542  ( 1 +2.5V )
1543  ( 2 /FPGA_Port_1,_Port_3_(DDR,_USB)/M1_DQ0 )
1544  ( 3 +2.5V )
1545  ( 4 /FPGA_Port_1,_Port_3_(DDR,_USB)/M1_DQ1 )
1546  ( 5 /DDR_Banks/M1_DQ2 )
1547  ( 6 GND )
1548  ( 7 /DDR_Banks/M1_DQ3 )
1549  ( 8 /FPGA_Port_1,_Port_3_(DDR,_USB)/M1_DQ4 )
1550  ( 9 +2.5V )
1551  ( 10 /FPGA_Port_1,_Port_3_(DDR,_USB)/M1_DQ5 )
1552  ( 11 /FPGA_Port_1,_Port_3_(DDR,_USB)/M1_DQ6 )
1553  ( 12 GND )
1554  ( 13 /FPGA_Port_1,_Port_3_(DDR,_USB)/M1_DQ7 )
1555  ( 14 ? )
1556  ( 15 +2.5V )
1557  ( 16 /FPGA_Port_1,_Port_3_(DDR,_USB)/M1_LDQS )
1558  ( 17 ? )
1559  ( 18 +2.5V )
1560  ( 19 ? )
1561  ( 20 /DDR_Banks/M1_LDM )
1562  ( 21 /DDR_Banks/M1_WE# )
1563  ( 22 /FPGA_Port_1,_Port_3_(DDR,_USB)/M1_CAS# )
1564  ( 23 /DDR_Banks/M1_RAS# )
1565  ( 24 /DDR_Banks/M1_CS# )
1566  ( 25 ? )
1567  ( 26 /FPGA_Port_1,_Port_3_(DDR,_USB)/M1_BA0 )
1568  ( 27 /FPGA_Port_1,_Port_3_(DDR,_USB)/M1_BA1 )
1569  ( 28 /FPGA_Port_1,_Port_3_(DDR,_USB)/M1_A10 )
1570  ( 29 /DDR_Banks/M1_A0 )
1571  ( 30 /FPGA_Port_1,_Port_3_(DDR,_USB)/M1_A1 )
1572  ( 31 /FPGA_Port_1,_Port_3_(DDR,_USB)/M1_A2 )
1573  ( 32 /DDR_Banks/M1_A3 )
1574  ( 33 +2.5V )
1575  ( 34 GND )
1576  ( 35 /DDR_Banks/M1_A4 )
1577  ( 36 /DDR_Banks/M1_A5 )
1578  ( 37 /FPGA_Port_1,_Port_3_(DDR,_USB)/M1_A6 )
1579  ( 38 /FPGA_Port_1,_Port_3_(DDR,_USB)/M1_A7 )
1580  ( 39 /FPGA_Port_1,_Port_3_(DDR,_USB)/M1_A8 )
1581  ( 40 /FPGA_Port_1,_Port_3_(DDR,_USB)/M1_A9 )
1582  ( 41 /DDR_Banks/M1_A11 )
1583  ( 42 /DDR_Banks/M1_A12 )
1584  ( 43 ? )
1585  ( 44 /FPGA_Port_1,_Port_3_(DDR,_USB)/M1_CLK# )
1586  ( 45 /FPGA_Port_1,_Port_3_(DDR,_USB)/M1_CKE )
1587  ( 46 /FPGA_Port_1,_Port_3_(DDR,_USB)/M1_CLK )
1588  ( 47 /FPGA_Port_1,_Port_3_(DDR,_USB)/M1_UDM )
1589  ( 48 GND )
1590  ( 49 /DDR_Banks/M1_VREF )
1591  ( 50 ? )
1592  ( 51 /DDR_Banks/M1_UDQS )
1593  ( 52 GND )
1594  ( 53 ? )
1595  ( 54 /FPGA_Port_1,_Port_3_(DDR,_USB)/M1_DQ8 )
1596  ( 55 +2.5V )
1597  ( 56 /FPGA_Port_1,_Port_3_(DDR,_USB)/M1_DQ9 )
1598  ( 57 /DDR_Banks/M1_DQ10 )
1599  ( 58 GND )
1600  ( 59 /FPGA_Port_1,_Port_3_(DDR,_USB)/M1_DQ11 )
1601  ( 60 /FPGA_Port_1,_Port_3_(DDR,_USB)/M1_DQ12 )
1602  ( 61 +2.5V )
1603  ( 62 /FPGA_Port_1,_Port_3_(DDR,_USB)/M1_DQ13 )
1604  ( 63 /DDR_Banks/M1_DQ14 )
1605  ( 64 GND )
1606  ( 65 /FPGA_Port_1,_Port_3_(DDR,_USB)/M1_DQ15 )
1607  ( 66 GND )
1608 )
1609 ( /4C421DD3/4C65D2A9 0402 C70 10nF {Lib=CAP}
1610  ( 1 +2.5V )
1611  ( 2 GND )
1612 )
1613 ( /4C421DD3/4C65D28E 0402 C71 10nF {Lib=CAP}
1614  ( 1 +2.5V )
1615  ( 2 GND )
1616 )
1617 ( /4C421DD3/4C61D1D4 1206 C34 10uF {Lib=CAP}
1618  ( 1 +2.5V )
1619  ( 2 GND )
1620 )
1621 ( /4C421DD3/4C61D151 1206 C33 10uF {Lib=CAP}
1622  ( 1 +2.5V )
1623  ( 2 GND )
1624 )
1625 ( /4C421DD3/4C61CFA5 0402 C28 100nF {Lib=CAP}
1626  ( 1 +2.5V )
1627  ( 2 GND )
1628 )
1629 ( /4C421DD3/4C61CFA4 0402 C29 10nF {Lib=CAP}
1630  ( 1 +2.5V )
1631  ( 2 GND )
1632 )
1633 ( /4C421DD3/4C61CFA3 0402 C31 10nF {Lib=CAP}
1634  ( 1 +2.5V )
1635  ( 2 GND )
1636 )
1637 ( /4C421DD3/4C61CFA2 0402 C30 10nF {Lib=CAP}
1638  ( 1 +2.5V )
1639  ( 2 GND )
1640 )
1641 ( /4C421DD3/4C61CFA1 0402 C32 10nF {Lib=CAP}
1642  ( 1 +2.5V )
1643  ( 2 GND )
1644 )
1645 ( /4C421DD3/4C61CFA0 0603 C27 1uF {Lib=CAP}
1646  ( 1 +2.5V )
1647  ( 2 GND )
1648 )
1649 ( /4C421DD3/4C61CF2F 0603 C21 1uF {Lib=CAP}
1650  ( 1 +2.5V )
1651  ( 2 GND )
1652 )
1653 ( /4C421DD3/4C61CF27 0402 C26 10nF {Lib=CAP}
1654  ( 1 +2.5V )
1655  ( 2 GND )
1656 )
1657 ( /4C421DD3/4C61CF17 0402 C24 10nF {Lib=CAP}
1658  ( 1 +2.5V )
1659  ( 2 GND )
1660 )
1661 ( /4C421DD3/4C61CF16 0402 C25 10nF {Lib=CAP}
1662  ( 1 +2.5V )
1663  ( 2 GND )
1664 )
1665 ( /4C421DD3/4C61CEF7 0402 C23 10nF {Lib=CAP}
1666  ( 1 +2.5V )
1667  ( 2 GND )
1668 )
1669 ( /4C421DD3/4C61CEB9 0402 C22 100nF {Lib=CAP}
1670  ( 1 +2.5V )
1671  ( 2 GND )
1672 )
1673 ( /4C421DD3/4C61CE31 0402 R13 1K_1% {Lib=R}
1674  ( 1 +2.5V )
1675  ( 2 /DDR_Banks/M1_VREF )
1676 )
1677 ( /4C421DD3/4C61CE30 0402 R14 1K_1% {Lib=R}
1678  ( 1 /DDR_Banks/M1_VREF )
1679  ( 2 GND )
1680 )
1681 ( /4C421DD3/4C61CDB5 0402 R12 1K_1% {Lib=R}
1682  ( 1 /DDR_Banks/M0_VREF )
1683  ( 2 GND )
1684 )
1685 ( /4C421DD3/4C61CD4A 0402 R11 1K_1% {Lib=R}
1686  ( 1 +2.5V )
1687  ( 2 /DDR_Banks/M0_VREF )
1688 )
1689 ( /4C421DD3/4C61CCE3 0402 C19 100nF {Lib=CAP}
1690  ( 1 +2.5V )
1691  ( 2 /DDR_Banks/M1_VREF )
1692 )
1693 ( /4C421DD3/4C61CCE2 0402 C20 100nF {Lib=CAP}
1694  ( 1 /DDR_Banks/M1_VREF )
1695  ( 2 GND )
1696 )
1697 ( /4C421DD3/4C61CC96 0402 C18 100nF {Lib=CAP}
1698  ( 1 /DDR_Banks/M0_VREF )
1699  ( 2 GND )
1700 )
1701 ( /4C421DD3/4C61CC73 0402 C17 100nF {Lib=CAP}
1702  ( 1 +2.5V )
1703  ( 2 /DDR_Banks/M0_VREF )
1704 )
1705 ( /4C421DD3/4C609B99 $noname U2 MT46V32M16TG {Lib=MT46V32M16TG}
1706  ( 1 +2.5V )
1707  ( 2 /FPGA_Port_1,_Port_3_(DDR,_USB)/M0_DQ0 )
1708  ( 3 +2.5V )
1709  ( 4 /DDR_Banks/M0_DQ1 )
1710  ( 5 /FPGA_Port_1,_Port_3_(DDR,_USB)/M0_DQ2 )
1711  ( 6 GND )
1712  ( 7 /FPGA_Port_1,_Port_3_(DDR,_USB)/M0_DQ3 )
1713  ( 8 /FPGA_Port_1,_Port_3_(DDR,_USB)/M0_DQ4 )
1714  ( 9 +2.5V )
1715  ( 10 /DDR_Banks/M0_DQ5 )
1716  ( 11 /DDR_Banks/M0_DQ6 )
1717  ( 12 GND )
1718  ( 13 /FPGA_Port_1,_Port_3_(DDR,_USB)/M0_DQ7 )
1719  ( 14 ? )
1720  ( 15 +2.5V )
1721  ( 16 /FPGA_Port_1,_Port_3_(DDR,_USB)/M0_LDQS )
1722  ( 17 ? )
1723  ( 18 +2.5V )
1724  ( 19 ? )
1725  ( 20 /FPGA_Port_1,_Port_3_(DDR,_USB)/M0_LDM )
1726  ( 21 /DDR_Banks/M0_WE# )
1727  ( 22 /DDR_Banks/M0_CAS# )
1728  ( 23 /DDR_Banks/M0_RAS# )
1729  ( 24 GND )
1730  ( 25 ? )
1731  ( 26 /FPGA_Port_1,_Port_3_(DDR,_USB)/M0_BA0 )
1732  ( 27 /DDR_Banks/M0_BA1 )
1733  ( 28 /DDR_Banks/M0_A10 )
1734  ( 29 /FPGA_Port_1,_Port_3_(DDR,_USB)/M0_A0 )
1735  ( 30 /FPGA_Port_1,_Port_3_(DDR,_USB)/M0_A1 )
1736  ( 31 /FPGA_Port_1,_Port_3_(DDR,_USB)/M0_A2 )
1737  ( 32 /DDR_Banks/M0_A3 )
1738  ( 33 +2.5V )
1739  ( 34 GND )
1740  ( 35 /FPGA_Port_1,_Port_3_(DDR,_USB)/M0_A4 )
1741  ( 36 /DDR_Banks/M0_A5 )
1742  ( 37 /FPGA_Port_1,_Port_3_(DDR,_USB)/M0_A6 )
1743  ( 38 /DDR_Banks/M0_A7 )
1744  ( 39 /FPGA_Port_1,_Port_3_(DDR,_USB)/M0_A8 )
1745  ( 40 /DDR_Banks/M0_A9 )
1746  ( 41 /DDR_Banks/M0_A11 )
1747  ( 42 /DDR_Banks/M0_A12 )
1748  ( 43 ? )
1749  ( 44 /DDR_Banks/M0_CLK# )
1750  ( 45 /FPGA_Port_1,_Port_3_(DDR,_USB)/M0_CKE )
1751  ( 46 /FPGA_Port_1,_Port_3_(DDR,_USB)/M0_CLK )
1752  ( 47 /FPGA_Port_1,_Port_3_(DDR,_USB)/M0_UDM )
1753  ( 48 GND )
1754  ( 49 /DDR_Banks/M0_VREF )
1755  ( 50 ? )
1756  ( 51 /DDR_Banks/M0_UDQS )
1757  ( 52 GND )
1758  ( 53 ? )
1759  ( 54 /FPGA_Port_1,_Port_3_(DDR,_USB)/M0_DQ8 )
1760  ( 55 +2.5V )
1761  ( 56 /DDR_Banks/M0_DQ9 )
1762  ( 57 /FPGA_Port_1,_Port_3_(DDR,_USB)/M0_DQ10 )
1763  ( 58 GND )
1764  ( 59 /FPGA_Port_1,_Port_3_(DDR,_USB)/M0_DQ11 )
1765  ( 60 /DDR_Banks/M0_DQ12 )
1766  ( 61 +2.5V )
1767  ( 62 /FPGA_Port_1,_Port_3_(DDR,_USB)/M0_DQ13 )
1768  ( 63 /FPGA_Port_1,_Port_3_(DDR,_USB)/M0_DQ14 )
1769  ( 64 GND )
1770  ( 65 /FPGA_Port_1,_Port_3_(DDR,_USB)/M0_DQ15 )
1771  ( 66 GND )
1772 )
1773)
1774*
1775{ Allowed footprints by component:
1776$component C94
1777 SM*
1778 C?
1779 C1-1
1780$endlist
1781$component C92
1782 SM*
1783 C?
1784 C1-1
1785$endlist
1786$component C93
1787 SM*
1788 C?
1789 C1-1
1790$endlist
1791$component C91
1792 SM*
1793 C?
1794 C1-1
1795$endlist
1796$component C90
1797 SM*
1798 C?
1799 C1-1
1800$endlist
1801$component R30
1802 R?
1803 SM0603
1804 SM0805
1805$endlist
1806$component R29
1807 R?
1808 SM0603
1809 SM0805
1810$endlist
1811$component C77
1812 SM*
1813 C?
1814 C1-1
1815$endlist
1816$component C76
1817 SM*
1818 C?
1819 C1-1
1820$endlist
1821$component C66
1822 SM*
1823 C?
1824 C1-1
1825$endlist
1826$component C63
1827 SM*
1828 C?
1829 C1-1
1830$endlist
1831$component C60
1832 SM*
1833 C?
1834 C1-1
1835$endlist
1836$component C57
1837 SM*
1838 C?
1839 C1-1
1840$endlist
1841$component C54
1842 SM*
1843 C?
1844 C1-1
1845$endlist
1846$component C69
1847 SM*
1848 C?
1849 C1-1
1850$endlist
1851$component C67
1852 SM*
1853 C?
1854 C1-1
1855$endlist
1856$component C64
1857 SM*
1858 C?
1859 C1-1
1860$endlist
1861$component C61
1862 SM*
1863 C?
1864 C1-1
1865$endlist
1866$component C58
1867 SM*
1868 C?
1869 C1-1
1870$endlist
1871$component C55
1872 SM*
1873 C?
1874 C1-1
1875$endlist
1876$component C68
1877 SM*
1878 C?
1879 C1-1
1880$endlist
1881$component C65
1882 SM*
1883 C?
1884 C1-1
1885$endlist
1886$component C62
1887 SM*
1888 C?
1889 C1-1
1890$endlist
1891$component C59
1892 SM*
1893 C?
1894 C1-1
1895$endlist
1896$component C56
1897 SM*
1898 C?
1899 C1-1
1900$endlist
1901$component C50
1902 SM*
1903 C?
1904 C1-1
1905$endlist
1906$component C47
1907 SM*
1908 C?
1909 C1-1
1910$endlist
1911$component C44
1912 SM*
1913 C?
1914 C1-1
1915$endlist
1916$component C41
1917 SM*
1918 C?
1919 C1-1
1920$endlist
1921$component C53
1922 SM*
1923 C?
1924 C1-1
1925$endlist
1926$component C51
1927 SM*
1928 C?
1929 C1-1
1930$endlist
1931$component C49
1932 SM*
1933 C?
1934 C1-1
1935$endlist
1936$component C46
1937 SM*
1938 C?
1939 C1-1
1940$endlist
1941$component C52
1942 SM*
1943 C?
1944 C1-1
1945$endlist
1946$component C43
1947 SM*
1948 C?
1949 C1-1
1950$endlist
1951$component C40
1952 SM*
1953 C?
1954 C1-1
1955$endlist
1956$component C48
1957 SM*
1958 C?
1959 C1-1
1960$endlist
1961$component C45
1962 SM*
1963 C?
1964 C1-1
1965$endlist
1966$component C42
1967 SM*
1968 C?
1969 C1-1
1970$endlist
1971$component C39
1972 SM*
1973 C?
1974 C1-1
1975$endlist
1976$component R23
1977 R?
1978 SM0603
1979 SM0805
1980$endlist
1981$component R22
1982 R?
1983 SM0603
1984 SM0805
1985$endlist
1986$component R24
1987 R?
1988 SM0603
1989 SM0805
1990$endlist
1991$component R21
1992 R?
1993 SM0603
1994 SM0805
1995$endlist
1996$component R19
1997 R?
1998 SM0603
1999 SM0805
2000$endlist
2001$component R20
2002 R?
2003 SM0603
2004 SM0805
2005$endlist
2006$component R17
2007 R?
2008 SM0603
2009 SM0805
2010$endlist
2011$component R18
2012 R?
2013 SM0603
2014 SM0805
2015$endlist
2016$component R16
2017 R?
2018 SM0603
2019 SM0805
2020$endlist
2021$component R45
2022 R?
2023 SM0603
2024 SM0805
2025$endlist
2026$component R44
2027 R?
2028 SM0603
2029 SM0805
2030$endlist
2031$component R41
2032 R?
2033 SM0603
2034 SM0805
2035$endlist
2036$component R40
2037 R?
2038 SM0603
2039 SM0805
2040$endlist
2041$component C100
2042 SM*
2043 C?
2044 C1-1
2045$endlist
2046$component C99
2047 SM*
2048 C?
2049 C1-1
2050$endlist
2051$component C103
2052 SM*
2053 C?
2054 C1-1
2055$endlist
2056$component R43
2057 R?
2058 SM0603
2059 SM0805
2060$endlist
2061$component R42
2062 R?
2063 SM0603
2064 SM0805
2065$endlist
2066$component C102
2067 SM*
2068 C?
2069 C1-1
2070$endlist
2071$component C101
2072 SM*
2073 C?
2074 C1-1
2075$endlist
2076$component C95
2077 SM*
2078 C?
2079 C1-1
2080$endlist
2081$component R35
2082 R?
2083 SM0603
2084 SM0805
2085$endlist
2086$component R36
2087 R?
2088 SM0603
2089 SM0805
2090$endlist
2091$component C98
2092 SM*
2093 C?
2094 C1-1
2095$endlist
2096$component R39
2097 R?
2098 SM0603
2099 SM0805
2100$endlist
2101$component R38
2102 R?
2103 SM0603
2104 SM0805
2105$endlist
2106$component C97
2107 SM*
2108 C?
2109 C1-1
2110$endlist
2111$component C96
2112 SM*
2113 C?
2114 C1-1
2115$endlist
2116$component R37
2117 R?
2118 SM0603
2119 SM0805
2120$endlist
2121$component R34
2122 R?
2123 SM0603
2124 SM0805
2125$endlist
2126$component R33
2127 R?
2128 SM0603
2129 SM0805
2130$endlist
2131$component R31
2132 R?
2133 SM0603
2134 SM0805
2135$endlist
2136$component R32
2137 R?
2138 SM0603
2139 SM0805
2140$endlist
2141$component C82
2142 SM*
2143 C?
2144 C1-1
2145$endlist
2146$component C83
2147 SM*
2148 C?
2149 C1-1
2150$endlist
2151$component C84
2152 SM*
2153 C?
2154 C1-1
2155$endlist
2156$component R27
2157 R?
2158 SM0603
2159 SM0805
2160$endlist
2161$component R28
2162 R?
2163 SM0603
2164 SM0805
2165$endlist
2166$component C85
2167 SM*
2168 C?
2169 C1-1
2170$endlist
2171$component C81
2172 SM*
2173 C?
2174 C1-1
2175$endlist
2176$component R26
2177 R?
2178 SM0603
2179 SM0805
2180$endlist
2181$component R25
2182 R?
2183 SM0603
2184 SM0805
2185$endlist
2186$component C80
2187 SM*
2188 C?
2189 C1-1
2190$endlist
2191$component C79
2192 SM*
2193 C?
2194 C1-1
2195$endlist
2196$component C78
2197 SM*
2198 C?
2199 C1-1
2200$endlist
2201$component C75
2202 SM*
2203 C?
2204 C1-1
2205$endlist
2206$component C74
2207 SM*
2208 C?
2209 C1-1
2210$endlist
2211$component C73
2212 SM*
2213 C?
2214 C1-1
2215$endlist
2216$component C72
2217 SM*
2218 C?
2219 C1-1
2220$endlist
2221$component R53
2222 R?
2223 SM0603
2224 SM0805
2225$endlist
2226$component R54
2227 R?
2228 SM0603
2229 SM0805
2230$endlist
2231$component R55
2232 R?
2233 SM0603
2234 SM0805
2235$endlist
2236$component R49
2237 R?
2238 SM0603
2239 SM0805
2240$endlist
2241$component R50
2242 R?
2243 SM0603
2244 SM0805
2245$endlist
2246$component R52
2247 R?
2248 SM0603
2249 SM0805
2250$endlist
2251$component R51
2252 R?
2253 SM0603
2254 SM0805
2255$endlist
2256$component R48
2257 R?
2258 SM0603
2259 SM0805
2260$endlist
2261$component R47
2262 R?
2263 SM0603
2264 SM0805
2265$endlist
2266$component R46
2267 R?
2268 SM0603
2269 SM0805
2270$endlist
2271$component C35
2272 SM*
2273 C?
2274 C1-1
2275$endlist
2276$component C36
2277 SM*
2278 C?
2279 C1-1
2280$endlist
2281$component C37
2282 SM*
2283 C?
2284 C1-1
2285$endlist
2286$component C38
2287 SM*
2288 C?
2289 C1-1
2290$endlist
2291$component R15
2292 R?
2293 SM0603
2294 SM0805
2295$endlist
2296$component R10
2297 R?
2298 SM0603
2299 SM0805
2300$endlist
2301$component C16
2302 SM*
2303 C?
2304 C1-1
2305$endlist
2306$component C15
2307 SM*
2308 C?
2309 C1-1
2310$endlist
2311$component C14
2312 SM*
2313 C?
2314 C1-1
2315$endlist
2316$component C13
2317 SM*
2318 C?
2319 C1-1
2320$endlist
2321$component C9
2322 SM*
2323 C?
2324 C1-1
2325$endlist
2326$component C6
2327 SM*
2328 C?
2329 C1-1
2330$endlist
2331$component C4
2332 SM*
2333 C?
2334 C1-1
2335$endlist
2336$component C2
2337 SM*
2338 C?
2339 C1-1
2340$endlist
2341$component C8
2342 SM*
2343 C?
2344 C1-1
2345$endlist
2346$component C7
2347 SM*
2348 C?
2349 C1-1
2350$endlist
2351$component C5
2352 SM*
2353 C?
2354 C1-1
2355$endlist
2356$component C3
2357 SM*
2358 C?
2359 C1-1
2360$endlist
2361$component C1
2362 SM*
2363 C?
2364 C1-1
2365$endlist
2366$component R1
2367 R?
2368 SM0603
2369 SM0805
2370$endlist
2371$component R2
2372 R?
2373 SM0603
2374 SM0805
2375$endlist
2376$component C11
2377 SM*
2378 C?
2379 C1-1
2380$endlist
2381$component C10
2382 SM*
2383 C?
2384 C1-1
2385$endlist
2386$component C12
2387 SM*
2388 C?
2389 C1-1
2390$endlist
2391$component R9
2392 R?
2393 SM0603
2394 SM0805
2395$endlist
2396$component R3
2397 R?
2398 SM0603
2399 SM0805
2400$endlist
2401$component R4
2402 R?
2403 SM0603
2404 SM0805
2405$endlist
2406$component R6
2407 R?
2408 SM0603
2409 SM0805
2410$endlist
2411$component R5
2412 R?
2413 SM0603
2414 SM0805
2415$endlist
2416$component R8
2417 R?
2418 SM0603
2419 SM0805
2420$endlist
2421$component R7
2422 R?
2423 SM0603
2424 SM0805
2425$endlist
2426$component C70
2427 SM*
2428 C?
2429 C1-1
2430$endlist
2431$component C71
2432 SM*
2433 C?
2434 C1-1
2435$endlist
2436$component C34
2437 SM*
2438 C?
2439 C1-1
2440$endlist
2441$component C33
2442 SM*
2443 C?
2444 C1-1
2445$endlist
2446$component C28
2447 SM*
2448 C?
2449 C1-1
2450$endlist
2451$component C29
2452 SM*
2453 C?
2454 C1-1
2455$endlist
2456$component C31
2457 SM*
2458 C?
2459 C1-1
2460$endlist
2461$component C30
2462 SM*
2463 C?
2464 C1-1
2465$endlist
2466$component C32
2467 SM*
2468 C?
2469 C1-1
2470$endlist
2471$component C27
2472 SM*
2473 C?
2474 C1-1
2475$endlist
2476$component C21
2477 SM*
2478 C?
2479 C1-1
2480$endlist
2481$component C26
2482 SM*
2483 C?
2484 C1-1
2485$endlist
2486$component C24
2487 SM*
2488 C?
2489 C1-1
2490$endlist
2491$component C25
2492 SM*
2493 C?
2494 C1-1
2495$endlist
2496$component C23
2497 SM*
2498 C?
2499 C1-1
2500$endlist
2501$component C22
2502 SM*
2503 C?
2504 C1-1
2505$endlist
2506$component R13
2507 R?
2508 SM0603
2509 SM0805
2510$endlist
2511$component R14
2512 R?
2513 SM0603
2514 SM0805
2515$endlist
2516$component R12
2517 R?
2518 SM0603
2519 SM0805
2520$endlist
2521$component R11
2522 R?
2523 SM0603
2524 SM0805
2525$endlist
2526$component C19
2527 SM*
2528 C?
2529 C1-1
2530$endlist
2531$component C20
2532 SM*
2533 C?
2534 C1-1
2535$endlist
2536$component C18
2537 SM*
2538 C?
2539 C1-1
2540$endlist
2541$component C17
2542 SM*
2543 C?
2544 C1-1
2545$endlist
2546$endfootprintlist
2547}
2548{ Pin List by Nets
2549Net 1 "/FPGA Port 1, Port 3 (DDR, USB)/USBA_OE_N" "USBA_OE_N"
2550 U1 C19
2551 U6 9
2552Net 2 "/FPGA, Port0, Port2, PROG IF/PROG_CSO" "PROG_CSO"
2553 U1 T5
2554 U8 1
2555Net 3 "/FPGA, Port0, Port2, PROG IF/PROG_CCLK" "PROG_CCLK"
2556 U8 6
2557 U1 AA21
2558Net 4 "/Non volatile memories/NF_RNB" "NF_RNB"
2559 U1 A15
2560 U5 7
2561 U5 6
2562Net 5 "/FPGA, Port0, Port2, PROG IF/NF_WE_N" "NF_WE_N"
2563 U5 18
2564 U1 C14
2565Net 6 "/Non volatile memories/NF_CLE" "NF_CLE"
2566 U1 B14
2567 U5 16
2568Net 7 "/FPGA, Port0, Port2, PROG IF/ETH_TXC" "ETH_TXC"
2569 U1 C8
2570 U4 15
2571Net 8 "/FPGA, Port0, Port2, PROG IF/ETH_RXDV" "ETH_RXDV"
2572 U4 9
2573 U1 A6
2574Net 9 "/FPGA, Port0, Port2, PROG IF/ETH_MDC" "ETH_MDC"
2575 U4 2
2576 U1 D7
2577Net 10 "/Ethernet Phy/ETH_CRS" "ETH_CRS"
2578 U4 22
2579 U1 B10
2580Net 11 "/FPGA, Port0, Port2, PROG IF/ETH_RESET_N" "ETH_RESET_N"
2581 U1 C7
2582 U4 48
2583Net 12 "/USB/USBD_VP" "USBD_VP"
2584 U1 B21
2585 U7 3
2586Net 13 "/USB/USBD_OE_N" "USBD_OE_N"
2587 U7 9
2588 U1 A21
2589Net 14 "/FPGA Port 1, Port 3 (DDR, USB)/USBA_VP" "USBA_VP"
2590 U1 D19
2591 U6 3
2592Net 15 "/FPGA, Port0, Port2, PROG IF/ETH_CLK" "ETH_CLK"
2593 U1 A4
2594 U4 46
2595Net 16 "/FPGA, Port0, Port2, PROG IF/ETH_TXEN" "ETH_TXEN"
2596 U1 D9
2597 U4 16
2598Net 17 "/FPGA, Port0, Port2, PROG IF/ETH_INT" "ETH_INT"
2599 U4 25
2600 U1 A10
2601Net 18 "/DDR Banks/M1_UDQS" "M1_UDQS"
2602 R19 2
2603 U3 51
2604Net 19 "/FPGA Port 1, Port 3 (DDR, USB)/M1_LDQS" "M1_LDQS"
2605 RP3 8
2606 U3 16
2607Net 20 "/FPGA Port 1, Port 3 (DDR, USB)/M1_UDM" "M1_UDM"
2608 U3 47
2609 R18 2
2610Net 21 "/DDR Banks/M1_WE#" "M1_WE#"
2611 U3 21
2612 RP3 6
2613Net 22 "/DDR Banks/M1_RAS#" "M1_RAS#"
2614 U3 23
2615 RP2 8
2616Net 23 "GND" "GND"
2617 C35 2
2618 C36 2
2619 C37 2
2620 V4 2
2621 V3 2
2622 C38 2
2623 R15 2
2624 R10 2
2625 C16 2
2626 V1 2
2627 V2 2
2628 L5 2
2629 U1 L11
2630 U1 N11
2631 L7 2
2632 C9 2
2633 C5 2
2634 C7 2
2635 C8 2
2636 C2 2
2637 C4 2
2638 C6 2
2639 U1 U2
2640 U1 D4
2641 U1 V4
2642 U1 B5
2643 U1 G5
2644 U1 A1
2645 U7 6
2646 U7 7
2647 U1 E2
2648 U1 J2
2649 U6 6
2650 U6 7
2651 U1 N2
2652 R47 1
2653 R46 1
2654 C15 2
2655 C14 2
2656 C13 2
2657 U1 K10
2658 R44 2
2659 U17 5
2660 R53 1
2661 R54 1
2662 U1 V10
2663 U1 E11
2664 U1 J11
2665 U1 M10
2666 U1 P10
2667 C72 2
2668 C41 2
2669 C44 2
2670 C75 1
2671 C74 2
2672 C40 2
2673 C43 2
2674 C52 2
2675 C46 2
2676 C49 2
2677 C51 2
2678 U8 4
2679 C53 2
2680 C73 2
2681 J1 6
2682 J1 COM
2683 J1 CASE
2684 J1 CASE
2685 J1 CASE
2686 C39 2
2687 C42 2
2688 C45 2
2689 U2 6
2690 C22 2
2691 R14 2
2692 R12 2
2693 C47 2
2694 C50 2
2695 C76 2
2696 C77 2
2697 C60 2
2698 C63 2
2699 U5 36
2700 C66 2
2701 U5 13
2702 C59 2
2703 C62 2
2704 C65 2
2705 U4 23
2706 U4 12
2707 C68 2
2708 U4 8
2709 U4 44
2710 C55 2
2711 C58 2
2712 U4 35
2713 C61 2
2714 U1 L5
2715 U1 R5
2716 U1 E7
2717 U1 H7
2718 U1 U7
2719 U1 W7
2720 U1 B9
2721 C56 2
2722 U4 36
2723 C64 2
2724 C11 2
2725 R2 2
2726 C1 2
2727 C3 2
2728 C10 2
2729 C12 2
2730 R9 2
2731 C67 2
2732 C69 2
2733 J4 5
2734 J4 4
2735 C54 2
2736 C57 2
2737 C48 2
2738 U4 39
2739 C94 2
2740 C92 2
2741 C93 2
2742 C91 2
2743 C90 2
2744 U10 2
2745 U11 2
2746 U1 AA17
2747 U12 2
2748 C78 2
2749 U9 PAD
2750 U9 8
2751 U10 PAD
2752 R27 2
2753 U1 J9
2754 C84 2
2755 C99 2
2756 C100 2
2757 R41 2
2758 U16 5
2759 R35 2
2760 C95 2
2761 C102 2
2762 U10 5
2763 C82 2
2764 U13 5
2765 U1 L9
2766 C80 2
2767 R25 2
2768 C81 2
2769 U1 N9
2770 C85 2
2771 U1 K14
2772 U1 M14
2773 U1 P14
2774 U1 V14
2775 U1 E15
2776 U1 J15
2777 U1 N15
2778 U1 AA5
2779 U1 W16
2780 U1 B17
2781 U1 N17
2782 C98 2
2783 U1 AB22
2784 U1 AA13
2785 R31 2
2786 R33 2
2787 U14 5
2788 R42 2
2789 C103 2
2790 U1 D18
2791 U1 E21
2792 U1 J21
2793 U1 N21
2794 U1 U21
2795 U1 AB1
2796 U1 K12
2797 U1 M12
2798 U1 P12
2799 U1 A22
2800 U1 B13
2801 U1 J13
2802 U1 L13
2803 U1 N13
2804 U1 G18
2805 U1 L18
2806 U1 R18
2807 U1 W19
2808 U1 AA9
2809 R38 2
2810 C97 2
2811 U15 2
2812 C30 2
2813 C31 2
2814 C23 2
2815 U3 48
2816 C29 2
2817 U2 66
2818 C21 2
2819 C26 2
2820 U2 34
2821 C24 2
2822 U2 24
2823 U3 34
2824 C25 2
2825 C32 2
2826 U3 64
2827 U2 52
2828 C33 2
2829 C28 2
2830 U2 12
2831 U2 64
2832 U3 58
2833 C27 2
2834 C34 2
2835 C71 2
2836 U3 6
2837 C20 2
2838 U3 52
2839 C18 2
2840 U2 58
2841 U3 12
2842 C70 2
2843 U2 48
2844 U3 66
2845Net 24 "/DDR Banks/M0_RAS#" "M0_RAS#"
2846 RP15 8
2847 U2 23
2848Net 25 "/FPGA Port 1, Port 3 (DDR, USB)/M0_LDQS" "M0_LDQS"
2849 U2 16
2850 RP16 8
2851Net 26 "/FPGA Port 1, Port 3 (DDR, USB)/M0_LDM" "M0_LDM"
2852 U2 20
2853 RP16 7
2854Net 27 "/FPGA Port 1, Port 3 (DDR, USB)/M1_CLK" "M1_CLK"
2855 U1 H20
2856 R16 2
2857 U3 46
2858Net 28 "/FPGA, Port0, Port2, PROG IF/SD_CMD" "SD_CMD"
2859 J1 3
2860 U1 C16
2861Net 29 "/DBG_PRG/FPGA_TMS" "FPGA_TMS"
2862 J6 3
2863 U1 C18
2864Net 30 "/DBG_PRG/FPGA_TDI" "FPGA_TDI"
2865 J6 7
2866 U1 E18
2867Net 31 "/DDR Banks/M0_WE#" "M0_WE#"
2868 U2 21
2869 RP16 6
2870Net 32 "/DDR Banks/M0_CAS#" "M0_CAS#"
2871 U2 22
2872 RP16 5
2873Net 33 "/DDR Banks/M0_UDQS" "M0_UDQS"
2874 U2 51
2875 R22 2
2876Net 34 "/FPGA Port 1, Port 3 (DDR, USB)/M0_UDM" "M0_UDM"
2877 R23 2
2878 U2 47
2879Net 35 "/FPGA Port 1, Port 3 (DDR, USB)/M0_CKE" "M0_CKE"
2880 U2 45
2881 R24 2
2882Net 36 "/FPGA Port 1, Port 3 (DDR, USB)/USBD_VM" "USBD_VM"
2883 U1 B22
2884 U7 4
2885Net 37 "/FPGA Port 1, Port 3 (DDR, USB)/USBD_RCV" "USBD_RCV"
2886 U7 2
2887 U1 A20
2888Net 38 "/FPGA Port 1, Port 3 (DDR, USB)/USBD_SPD" "USBD_SPD"
2889 U7 1
2890 U1 B20
2891Net 39 "/Ethernet Phy/ETH_MDIO" "ETH_MDIO"
2892 R1 1
2893 U4 1
2894 U1 D6
2895Net 40 "/USB/USBA_SPD" "USBA_SPD"
2896 U6 1
2897 U1 F16
2898Net 41 "/USB/USBA_RCV" "USBA_RCV"
2899 U6 2
2900 U1 F17
2901Net 42 "/FPGA Port 1, Port 3 (DDR, USB)/USBA_VM" "USBA_VM"
2902 U6 4
2903 U1 D20
2904Net 43 "/DDR Banks/M1_CS#" "M1_CS#"
2905 R20 2
2906 U3 24
2907Net 44 "/FPGA Port 1, Port 3 (DDR, USB)/M1_CAS#" "M1_CAS#"
2908 U3 22
2909 RP3 5
2910Net 45 "/FPGA Port 1, Port 3 (DDR, USB)/M1_CKE" "M1_CKE"
2911 U3 45
2912 R17 2
2913Net 46 "/DDR Banks/M1_LDM" "M1_LDM"
2914 U3 20
2915 RP3 7
2916Net 47 "/FPGA, Port0, Port2, PROG IF/NF_ALE" "NF_ALE"
2917 U5 17
2918 U1 A14
2919Net 48 "/Ethernet Phy/ETH_COL" "ETH_COL"
2920 U4 21
2921 U1 A9
2922Net 49 "/DBG_PRG/FPGA_TDO" "FPGA_TDO"
2923 U1 A19
2924 J6 5
2925Net 50 "/DBG_PRG/FPGA_TCK" "FPGA_TCK"
2926 J6 1
2927 U1 G15
2928Net 51 "/Ethernet Phy/ETH_RXER" "ETH_RXER"
2929 U1 B8
2930 U4 11
2931Net 52 "/FPGA, Port0, Port2, PROG IF/ETH_TXER" "ETH_TXER"
2932 U4 14
2933 U1 D8
2934Net 53 "/FPGA, Port0, Port2, PROG IF/ETH_RXC" "ETH_RXC"
2935 U1 A7
2936 U4 10
2937Net 54 "/Non volatile memories/SD_CLK" "SD_CLK"
2938 U1 A17
2939 J1 5
2940Net 55 "/FPGA, Port0, Port2, PROG IF/NF_RE_N" "NF_RE_N"
2941 U1 C15
2942 U5 8
2943Net 56 "/Non volatile memories/NF_CS1_N" "NF_CS1_N"
2944 U1 D15
2945 U5 9
2946Net 57 "/DDR Banks/M0_CLK#" "M0_CLK#"
2947 R21 2
2948 U1 H3
2949 U2 44
2950Net 58 "/FPGA Port 1, Port 3 (DDR, USB)/M0_CLK" "M0_CLK"
2951 U2 46
2952 R21 1
2953 U1 H4
2954Net 59 "/FPGA Port 1, Port 3 (DDR, USB)/M1_CLK#" "M1_CLK#"
2955 R16 1
2956 U1 J19
2957 U3 44
2958Net 64 "+2.5V" "+2.5V"
2959 U3 3
2960 R43 1
2961 L11 1
2962 C102 1
2963 C103 1
2964 C101 1
2965 U3 9
2966 U7 15
2967 U6 15
2968 C37 1
2969 C15 1
2970 U2 33
2971 C77 1
2972 U3 18
2973 U2 61
2974 U3 15
2975 C54 1
2976 C40 1
2977 C43 1
2978 C52 1
2979 C46 1
2980 C49 1
2981 C51 1
2982 C53 1
2983 C34 1
2984 C71 1
2985 C94 1
2986 C70 1
2987 U1 L7
2988 U1 C21
2989 U2 55
2990 U1 G21
2991 U1 L21
2992 U1 R21
2993 U1 W21
2994 U1 C2
2995 U1 G2
2996 U1 L2
2997 U1 R2
2998 U1 W2
2999 U1 J5
3000 U1 N5
3001 U1 U5
3002 U2 15
3003 C17 1
3004 U2 1
3005 U2 3
3006 U1 F6
3007 U2 9
3008 U1 F4
3009 R13 1
3010 R11 1
3011 C19 1
3012 U2 18
3013 C57 1
3014 C60 1
3015 C63 1
3016 C66 1
3017 U3 33
3018 U1 H9
3019 C27 1
3020 C32 1
3021 C30 1
3022 C31 1
3023 U1 R10
3024 U1 F11
3025 U1 R6
3026 U1 V6
3027 C29 1
3028 U1 L8
3029 C28 1
3030 U1 N8
3031 U3 55
3032 U3 61
3033 U1 J18
3034 U1 L16
3035 U1 H15
3036 U1 K15
3037 U1 E19
3038 U1 M15
3039 U1 D16
3040 U1 U18
3041 U1 N18
3042 U1 U11
3043 U1 G12
3044 U1 R12
3045 U3 1
3046 C21 1
3047 C56 1
3048 C59 1
3049 C62 1
3050 C65 1
3051 C68 1
3052 C33 1
3053 C22 1
3054 C23 1
3055 C25 1
3056 C24 1
3057 C26 1
3058Net 67 "/DDR Banks/M0_VREF" "M0_VREF"
3059 R11 2
3060 R12 1
3061 C18 1
3062 C17 2
3063 U2 49
3064Net 68 "/DDR Banks/M1_VREF" "M1_VREF"
3065 C19 2
3066 C20 1
3067 R14 1
3068 R13 2
3069 U3 49
3070Net 107 "+3.3V" "+3.3V"
3071 J4 6
3072 J4 3
3073 U1 Y20
3074 R3 1
3075 R4 1
3076 R6 1
3077 U7 14
3078 R5 1
3079 U7 12
3080 C10 1
3081 C11 1
3082 R1 2
3083 C13 1
3084 C1 1
3085 C14 1
3086 U4 7
3087 J4 11
3088 J4 9
3089 C80 1
3090 R26 1
3091 L8 1
3092 C81 1
3093 C5 1
3094 C3 1
3095 L2 1
3096 C79 1
3097 U6 12
3098 U4 24
3099 U6 14
3100 C36 1
3101 C35 1
3102 R29 1
3103 U5 37
3104 C73 1
3105 C72 1
3106 C91 1
3107 C90 1
3108 C41 1
3109 C44 1
3110 C47 1
3111 C50 1
3112 U1 E17
3113 U1 B19
3114 U1 B7
3115 U1 E9
3116 U1 G10
3117 U1 B11
3118 R48 1
3119 U5 19
3120 U5 12
3121 R30 1
3122 R55 1
3123 U1 B4
3124 U1 E13
3125 U1 G14
3126 U1 B15
3127 J1 4
3128 C74 1
3129 C75 2
3130Net 108 "VCCO2" "VCCO2"
3131 U1 T9
3132 U1 AA7
3133 U1 V16
3134 U1 AA19
3135 U1 AA15
3136 U1 V12
3137 U1 T13
3138 U1 AA11
3139 C55 1
3140 C58 1
3141 C61 1
3142 C64 1
3143 C67 1
3144 U8 8
3145 C69 1
3146 U1 AA3
3147 U1 W5
3148 U1 V8
3149Net 109 "/Ethernet Phy/ETH_A1.8V" "ETH_A1.8V"
3150 L1 2
3151 C6 1
3152 U4 31
3153 L3 1
3154Net 110 "/Ethernet Phy/ETH_PLL1.8V" "ETH_PLL1.8V"
3155 L3 2
3156 C9 1
3157 U4 47
3158Net 111 "+1.8V" "+1.8V"
3159 U4 13
3160 C2 1
3161 C4 1
3162 L1 1
3163Net 112 "/Ethernet Phy/ETH_LED0" "ETH_LED0"
3164 R7 2
3165 U4 26
3166Net 113 "/Ethernet Phy/ETH_LED1" "ETH_LED1"
3167 U4 27
3168 R8 2
3169Net 115 "/Ethernet Phy/ETH_A3.3V" "ETH_A3.3V"
3170 L2 2
3171 C8 1
3172 C7 1
3173 U4 38
3174Net 117 "" ""
3175 R7 1
3176 J4 10
3177Net 118 "" ""
3178 R8 1
3179 J4 12
3180Net 119 "/Ethernet Phy/MAG_SHIELD" "MAG_SHIELD"
3181 R9 1
3182 C12 1
3183 J4 14
3184 J4 13
3185Net 123 "" ""
3186 R2 1
3187 U4 37
3188Net 126 "/Ethernet Phy/MAG_RX-" "MAG_RX-"
3189 R6 2
3190 J4 8
3191 U4 32
3192Net 127 "/Ethernet Phy/MAG_RX+" "MAG_RX+"
3193 R5 2
3194 U4 33
3195 J4 7
3196Net 128 "/Ethernet Phy/MAG_TX+" "MAG_TX+"
3197 J4 1
3198 U4 41
3199 R3 2
3200Net 129 "/Ethernet Phy/MAG_TX-" "MAG_TX-"
3201 R4 2
3202 J4 2
3203 U4 40
3204Net 130 "" ""
3205 U6 10
3206 R52 2
3207Net 131 "/USB/USB_CASE_DEV" "USB_CASE_DEV"
3208 C38 1
3209 R15 1
3210 J7 6
3211 J7 7
3212 J7 8
3213 J7 9
3214Net 132 "" ""
3215 J7 4
3216 J7 5
3217Net 133 "" ""
3218 U7 11
3219 R49 2
3220Net 134 "" ""
3221 U7 10
3222 R50 2
3223Net 135 "" ""
3224 L5 1
3225 J5 4
3226Net 136 "" ""
3227 L4 2
3228 J5 1
3229Net 137 "+5V" "+5V"
3230 C97 1
3231 C96 1
3232 R39 1
3233 C98 1
3234 F1 2
3235 U15 5
3236Net 138 "" ""
3237 L4 1
3238 F1 1
3239Net 139 "" ""
3240 J7 1
3241 L7 1
3242Net 140 "/USB/USBD_D+" "USBD_D+"
3243 R53 2
3244 R49 1
3245 R55 2
3246 J7 3
3247 V3 1
3248 V3 1
3249Net 141 "/USB/USB_CASE_HOST" "USB_CASE_HOST"
3250 J5 S2
3251 C16 1
3252 J5 S3
3253 R10 1
3254 J5 S4
3255 J5 S1
3256Net 142 "" ""
3257 U6 11
3258 R51 2
3259Net 143 "/USB/USBD_D-" "USBD_D-"
3260 V4 1
3261 J7 2
3262 R54 2
3263 R50 1
3264 V4 1
3265Net 144 "/USB/USBA_D-" "USBA_D-"
3266 R46 2
3267 V2 1
3268 V2 1
3269 R52 1
3270 J5 2
3271Net 145 "/USB/USBA_D+" "USBA_D+"
3272 R48 2
3273 R47 2
3274 V1 1
3275 V1 1
3276 R51 1
3277 J5 3
3278Net 146 "/PSU/Iout_1.2" "Iout_1.2"
3279 R33 1
3280 U9 3
3281 U14 3
3282Net 147 "" ""
3283 R32 2
3284 U13 1
3285Net 148 "" ""
3286 U16 1
3287 R36 2
3288Net 149 "/PSU/Iout_5.0" "Iout_5.0"
3289 R35 1
3290 U16 3
3291Net 151 "" ""
3292 C100 1
3293 R40 2
3294Net 152 "" ""
3295 R41 1
3296 U10 1
3297Net 154 "" ""
3298 R45 2
3299 U17 1
3300Net 157 "/PSU/Iout_2.5" "Iout_2.5"
3301 U17 3
3302 R44 1
3303Net 158 "" ""
3304 L10 1
3305 U15 1
3306Net 159 "/PSU/VFB2.5" "VFB2.5"
3307 C101 2
3308 R43 2
3309 R42 1
3310 U10 9
3311Net 160 "" ""
3312 U15 4
3313 R37 1
3314Net 163 "" ""
3315 U10 10
3316 R40 1
3317Net 164 "/PSU/VIN_DC-DC-2.5" "VIN_DC-DC-2.5"
3318 C99 1
3319 U17 6
3320 R45 1
3321 U10 8
3322 U10 6
3323 U10 7
3324Net 165 "+1.2V" "+1.2V"
3325 U1 P9
3326 U1 J8
3327 U1 P11
3328 U1 M11
3329 U1 K11
3330 U1 N10
3331 U1 L10
3332 U1 J10
3333 C42 1
3334 C45 1
3335 U1 K9
3336 U1 M9
3337 R28 1
3338 U1 J12
3339 U1 L12
3340 U1 N12
3341 U1 P13
3342 C76 1
3343 U1 K13
3344 C93 1
3345 C84 1
3346 U1 J14
3347 U1 L14
3348 U1 N14
3349 U1 R14
3350 C85 1
3351 L9 1
3352 C83 1
3353 C92 1
3354 C39 1
3355 U1 M13
3356 C48 1
3357Net 166 "/PSU/VFB3.3" "VFB3.3"
3358 R25 1
3359 R26 2
3360 C79 2
3361 U11 5
3362Net 167 "/PSU/Iout_3.3" "Iout_3.3"
3363 R31 1
3364 U9 4
3365 U13 3
3366Net 168 "" ""
3367 R34 2
3368 U14 1
3369Net 169 "/PSU/VFB1.2" "VFB1.2"
3370 R39 2
3371 R38 1
3372 U15 3
3373 C96 2
3374 C83 2
3375 U12 5
3376 R28 2
3377 R27 1
3378Net 170 "/PSU/SW_1.2" "SW_1.2"
3379 U12 3
3380 L9 2
3381 L11 2
3382 U10 4
3383 U10 3
3384Net 171 "/PSU/SW_3.3" "SW_3.3"
3385 U11 3
3386 L8 2
3387Net 174 "/PSU/VIN_DC-DC-3.3" "VIN_DC-DC-3.3"
3388 C78 1
3389 R32 1
3390 U11 1
3391 U13 6
3392 U11 4
3393Net 175 "/PSU/VIN_DC-DC-1.2" "VIN_DC-DC-1.2"
3394 C82 1
3395 R34 1
3396 U14 6
3397 U12 1
3398 U12 4
3399Net 189 "/PSU/VIN_DC-DC-5.0" "VIN_DC-DC-5.0"
3400 L10 2
3401 C95 1
3402 U15 6
3403 R37 2
3404 R36 1
3405 U16 6
3406Net 211 "/FPGA Port 1, Port 3 (DDR, USB)/R_M1_BA1" "R_M1_BA1"
3407 U1 K17
3408 RP2 3
3409Net 212 "/FPGA Port 1, Port 3 (DDR, USB)/R_M1_BA0" "R_M1_BA0"
3410 U1 J17
3411 RP2 2
3412Net 227 "/FPGA Port 1, Port 3 (DDR, USB)/R_M1_A6" "R_M1_A6"
3413 RP6 7
3414 U1 K19
3415Net 228 "/FPGA Port 1, Port 3 (DDR, USB)/R_M1_WE#" "R_M1_WE#"
3416 U1 H19
3417 RP3 3
3418Net 229 "/FPGA Port 1, Port 3 (DDR, USB)/R_M1_A10" "R_M1_A10"
3419 RP2 4
3420 U1 G19
3421Net 230 "/FPGA Port 1, Port 3 (DDR, USB)/R_M1_A11" "R_M1_A11"
3422 U1 F19
3423 RP7 7
3424Net 234 "/FPGA Port 1, Port 3 (DDR, USB)/R_M0_DQ10" "R_M0_DQ10"
3425 U1 R3
3426 RP11 3
3427Net 235 "/FPGA Port 1, Port 3 (DDR, USB)/R_M0_BA1" "R_M0_BA1"
3428 RP15 3
3429 U1 G1
3430Net 236 "/FPGA Port 1, Port 3 (DDR, USB)/R_M0_A11" "R_M0_A11"
3431 U1 C1
3432 RP18 2
3433Net 237 "/FPGA Port 1, Port 3 (DDR, USB)/R_M0_LDQS" "R_M0_LDQS"
3434 U1 L3
3435 RP16 1
3436Net 238 "/FPGA Port 1, Port 3 (DDR, USB)/R_M0_UDM" "R_M0_UDM"
3437 U1 M3
3438 R23 1
3439Net 239 "/FPGA Port 1, Port 3 (DDR, USB)/R_M0_RAS#" "R_M0_RAS#"
3440 RP15 1
3441 U1 K5
3442Net 240 "/FPGA Port 1, Port 3 (DDR, USB)/R_M0_CKE" "R_M0_CKE"
3443 R24 1
3444 U1 D2
3445Net 241 "/FPGA Port 1, Port 3 (DDR, USB)/R_M0_UDQS" "R_M0_UDQS"
3446 R22 1
3447 U1 T2
3448Net 242 "/FPGA Port 1, Port 3 (DDR, USB)/R_M1_UDM" "R_M1_UDM"
3449 U1 M20
3450 R18 1
3451Net 243 "/FPGA Port 1, Port 3 (DDR, USB)/R_M1_A5" "R_M1_A5"
3452 RP6 6
3453 U1 K20
3454Net 244 "/FPGA Port 1, Port 3 (DDR, USB)/R_M1_A12" "R_M1_A12"
3455 RP7 8
3456 U1 D22
3457Net 245 "/FPGA Port 1, Port 3 (DDR, USB)/R_M1_A9" "R_M1_A9"
3458 RP7 6
3459 U1 C22
3460Net 246 "/FPGA Port 1, Port 3 (DDR, USB)/R_M1_A2" "R_M1_A2"
3461 RP1 3
3462 U1 E22
3463Net 247 "/FPGA Port 1, Port 3 (DDR, USB)/R_M1_A1" "R_M1_A1"
3464 RP1 2
3465 U1 F22
3466Net 248 "/FPGA Port 1, Port 3 (DDR, USB)/R_M0_A6" "R_M0_A6"
3467 RP17 2
3468 U1 J4
3469Net 249 "/FPGA Port 1, Port 3 (DDR, USB)/R_M0_A4" "R_M0_A4"
3470 U1 F3
3471 RP17 4
3472Net 250 "/FPGA Port 1, Port 3 (DDR, USB)/R_M0_BA0" "R_M0_BA0"
3473 RP15 2
3474 U1 G3
3475Net 251 "/FPGA Port 1, Port 3 (DDR, USB)/R_M0_DQ14" "R_M0_DQ14"
3476 U1 V2
3477 RP10 3
3478Net 252 "/FPGA Port 1, Port 3 (DDR, USB)/R_M0_DQ12" "R_M0_DQ12"
3479 RP10 1
3480 U1 U3
3481Net 253 "/FPGA Port 1, Port 3 (DDR, USB)/R_M0_A8" "R_M0_A8"
3482 RP18 4
3483 U1 E3
3484Net 254 "/FPGA Port 1, Port 3 (DDR, USB)/R_M0_A10" "R_M0_A10"
3485 RP15 4
3486 U1 G4
3487Net 255 "/FPGA Port 1, Port 3 (DDR, USB)/R_M0_A12" "R_M0_A12"
3488 RP18 1
3489 U1 D1
3490Net 256 "/FPGA Port 1, Port 3 (DDR, USB)/R_M0_A9" "R_M0_A9"
3491 RP18 3
3492 U1 E1
3493Net 257 "/FPGA Port 1, Port 3 (DDR, USB)/R_M0_A5" "R_M0_A5"
3494 U1 K3
3495 RP17 3
3496Net 258 "/FPGA Port 1, Port 3 (DDR, USB)/R_M0_A7" "R_M0_A7"
3497 U1 H6
3498 RP17 1
3499Net 259 "/FPGA Port 1, Port 3 (DDR, USB)/R_M0_DQ3" "R_M0_DQ3"
3500 U1 M1
3501 RP13 4
3502Net 260 "/FPGA Port 1, Port 3 (DDR, USB)/R_M0_DQ2" "R_M0_DQ2"
3503 U1 M2
3504 RP13 3
3505Net 261 "/FPGA Port 1, Port 3 (DDR, USB)/R_M0_DQ1" "R_M0_DQ1"
3506 U1 N1
3507 RP13 2
3508Net 262 "/FPGA Port 1, Port 3 (DDR, USB)/R_M0_DQ0" "R_M0_DQ0"
3509 U1 N3
3510 RP13 1
3511Net 263 "/FPGA Port 1, Port 3 (DDR, USB)/R_M0_DQ7" "R_M0_DQ7"
3512 RP12 4
3513 U1 K1
3514Net 264 "/FPGA Port 1, Port 3 (DDR, USB)/R_M0_DQ6" "R_M0_DQ6"
3515 U1 K2
3516 RP12 3
3517Net 265 "/FPGA Port 1, Port 3 (DDR, USB)/R_M0_DQ5" "R_M0_DQ5"
3518 U1 J1
3519 RP12 2
3520Net 266 "/FPGA Port 1, Port 3 (DDR, USB)/R_M0_DQ4" "R_M0_DQ4"
3521 U1 J3
3522 RP12 1
3523Net 267 "/FPGA Port 1, Port 3 (DDR, USB)/R_M0_DQ8" "R_M0_DQ8"
3524 U1 P2
3525 RP11 1
3526Net 268 "/FPGA Port 1, Port 3 (DDR, USB)/R_M0_DQ9" "R_M0_DQ9"
3527 RP11 2
3528 U1 P1
3529Net 269 "/FPGA Port 1, Port 3 (DDR, USB)/R_M0_DQ11" "R_M0_DQ11"
3530 U1 R1
3531 RP11 4
3532Net 270 "/FPGA Port 1, Port 3 (DDR, USB)/R_M0_A0" "R_M0_A0"
3533 U1 H2
3534 RP14 1
3535Net 271 "/FPGA Port 1, Port 3 (DDR, USB)/R_M0_A1" "R_M0_A1"
3536 RP14 2
3537 U1 H1
3538Net 272 "/FPGA Port 1, Port 3 (DDR, USB)/R_M0_A3" "R_M0_A3"
3539 U1 K6
3540 RP14 4
3541Net 273 "/FPGA Port 1, Port 3 (DDR, USB)/R_M0_A2" "R_M0_A2"
3542 RP14 3
3543 U1 H5
3544Net 274 "/FPGA Port 1, Port 3 (DDR, USB)/R_M0_LDM" "R_M0_LDM"
3545 U1 L4
3546 RP16 2
3547Net 275 "/FPGA Port 1, Port 3 (DDR, USB)/R_M0_WE#" "R_M0_WE#"
3548 U1 F2
3549 RP16 3
3550Net 276 "/FPGA Port 1, Port 3 (DDR, USB)/R_M0_CAS#" "R_M0_CAS#"
3551 RP16 4
3552 U1 K4
3553Net 277 "/FPGA Port 1, Port 3 (DDR, USB)/R_M1_A3" "R_M1_A3"
3554 U1 G20
3555 RP1 4
3556Net 278 "/FPGA Port 1, Port 3 (DDR, USB)/R_M1_DQ12" "R_M1_DQ12"
3557 U1 U20
3558 RP8 5
3559Net 279 "/FPGA Port 1, Port 3 (DDR, USB)/R_M1_DQ14" "R_M1_DQ14"
3560 U1 V21
3561 RP8 7
3562Net 280 "/FPGA Port 1, Port 3 (DDR, USB)/R_M1_DQ15" "R_M1_DQ15"
3563 RP8 8
3564 U1 V22
3565Net 281 "/FPGA Port 1, Port 3 (DDR, USB)/R_M1_DQ13" "R_M1_DQ13"
3566 RP8 6
3567 U1 U22
3568Net 282 "/FPGA Port 1, Port 3 (DDR, USB)/R_M1_DQ8" "R_M1_DQ8"
3569 RP9 5
3570 U1 P21
3571Net 283 "/FPGA Port 1, Port 3 (DDR, USB)/R_M1_DQ10" "R_M1_DQ10"
3572 U1 R20
3573 RP9 7
3574Net 284 "/FPGA Port 1, Port 3 (DDR, USB)/R_M1_DQ11" "R_M1_DQ11"
3575 U1 R22
3576 RP9 8
3577Net 285 "/FPGA Port 1, Port 3 (DDR, USB)/R_M1_DQ9" "R_M1_DQ9"
3578 U1 P22
3579 RP9 6
3580Net 286 "/FPGA Port 1, Port 3 (DDR, USB)/R_M1_CAS#" "R_M1_CAS#"
3581 RP3 4
3582 U1 H22
3583Net 287 "/FPGA Port 1, Port 3 (DDR, USB)/R_M1_RAS#" "R_M1_RAS#"
3584 RP2 1
3585 U1 H21
3586Net 288 "/FPGA Port 1, Port 3 (DDR, USB)/R_M1_DQ3" "R_M1_DQ3"
3587 RP5 4
3588 U1 M22
3589Net 289 "/FPGA Port 1, Port 3 (DDR, USB)/R_M1_DQ1" "R_M1_DQ1"
3590 U1 N22
3591 RP5 2
3592Net 290 "/FPGA Port 1, Port 3 (DDR, USB)/R_M1_DQ0" "R_M1_DQ0"
3593 U1 N20
3594 RP5 1
3595Net 291 "/FPGA Port 1, Port 3 (DDR, USB)/R_M1_A0" "R_M1_A0"
3596 RP1 1
3597 U1 F21
3598Net 292 "/FPGA Port 1, Port 3 (DDR, USB)/R_M1_A7" "R_M1_A7"
3599 RP6 8
3600 U1 E20
3601Net 293 "/FPGA Port 1, Port 3 (DDR, USB)/R_M1_A8" "R_M1_A8"
3602 U1 C20
3603 RP7 5
3604Net 294 "/FPGA Port 1, Port 3 (DDR, USB)/R_M1_DQ7" "R_M1_DQ7"
3605 U1 K22
3606 RP4 4
3607Net 295 "/FPGA Port 1, Port 3 (DDR, USB)/R_M1_DQ5" "R_M1_DQ5"
3608 RP4 2
3609 U1 J22
3610Net 296 "/FPGA Port 1, Port 3 (DDR, USB)/R_M1_DQ4" "R_M1_DQ4"
3611 RP4 1
3612 U1 J20
3613Net 297 "/FPGA Port 1, Port 3 (DDR, USB)/R_M1_DQ6" "R_M1_DQ6"
3614 RP4 3
3615 U1 K21
3616Net 298 "/FPGA Port 1, Port 3 (DDR, USB)/R_M1_DQ2" "R_M1_DQ2"
3617 U1 M21
3618 RP5 3
3619Net 299 "/FPGA Port 1, Port 3 (DDR, USB)/R_M0_DQ15" "R_M0_DQ15"
3620 U1 V1
3621 RP10 4
3622Net 300 "/FPGA Port 1, Port 3 (DDR, USB)/R_M0_DQ13" "R_M0_DQ13"
3623 RP10 2
3624 U1 U1
3625Net 301 "/FPGA Port 1, Port 3 (DDR, USB)/R_M1_A4" "R_M1_A4"
3626 RP6 5
3627 U1 F20
3628Net 302 "/FPGA Port 1, Port 3 (DDR, USB)/R_M1_CKE" "R_M1_CKE"
3629 R17 1
3630 U1 D21
3631Net 358 "/FPGA Port 1, Port 3 (DDR, USB)/R_M1_LDQS" "R_M1_LDQS"
3632 RP3 1
3633 U1 L20
3634Net 359 "/FPGA Port 1, Port 3 (DDR, USB)/R_M1_LDM" "R_M1_LDM"
3635 RP3 2
3636 U1 L19
3637Net 360 "/FPGA Port 1, Port 3 (DDR, USB)/R_M1_UDQS" "R_M1_UDQS"
3638 R19 1
3639 U1 T21
3640Net 361 "/FPGA Port 1, Port 3 (DDR, USB)/R_M1_CS#" "R_M1_CS#"
3641 U1 H16
3642 R20 1
3643Net 362 "" ""
3644 R29 2
3645 U1 AA1
3646Net 364 "" ""
3647 R30 2
3648 U1 Y22
3649Net 488 "/FPGA, Port0, Port2, PROG IF/PROG_MISO3" "PROG_MISO3"
3650 U8 7
3651 U1 U13
3652Net 489 "/FPGA, Port0, Port2, PROG IF/PROG_MISO2" "PROG_MISO2"
3653 U8 3
3654 U1 U14
3655Net 490 "/FPGA, Port0, Port2, PROG IF/PROG_MISO1" "PROG_MISO1"
3656 U8 2
3657 U1 AA20
3658Net 491 "/FPGA, Port0, Port2, PROG IF/PROG_MISO0" "PROG_MISO0"
3659 U1 AB20
3660 U8 5
3661Net 492 "/FPGA, Port0, Port2, PROG IF/NF_D7" "NF_D7"
3662 U1 D11
3663 U5 44
3664Net 493 "/FPGA, Port0, Port2, PROG IF/NF_D6" "NF_D6"
3665 U5 43
3666 U1 A11
3667Net 494 "/FPGA, Port0, Port2, PROG IF/NF_D5" "NF_D5"
3668 U5 42
3669 U1 C11
3670Net 495 "/Non volatile memories/NF_D4" "NF_D4"
3671 U5 41
3672 U1 A12
3673Net 496 "/FPGA, Port0, Port2, PROG IF/NF_D3" "NF_D3"
3674 U1 B12
3675 U5 32
3676Net 497 "/FPGA, Port0, Port2, PROG IF/NF_D2" "NF_D2"
3677 U5 31
3678 U1 A13
3679Net 498 "/FPGA, Port0, Port2, PROG IF/NF_D1" "NF_D1"
3680 U5 30
3681 U1 D14
3682Net 499 "/FPGA, Port0, Port2, PROG IF/NF_D0" "NF_D0"
3683 U1 C12
3684 U5 29
3685Net 500 "/Ethernet Phy/ETH_TXD1" "ETH_TXD1"
3686 U4 18
3687 U1 C9
3688Net 501 "/Ethernet Phy/ETH_TXD0" "ETH_TXD0"
3689 U4 17
3690 U1 D10
3691Net 502 "/FPGA, Port0, Port2, PROG IF/ETH_RXD3" "ETH_RXD3"
3692 U4 3
3693 U1 C5
3694Net 503 "/Ethernet Phy/ETH_RXD2" "ETH_RXD2"
3695 U1 C6
3696 U4 4
3697Net 504 "/Ethernet Phy/ETH_RXD1" "ETH_RXD1"
3698 U4 5
3699 U1 A5
3700Net 505 "/Ethernet Phy/ETH_RXD0" "ETH_RXD0"
3701 U1 B6
3702 U4 6
3703Net 506 "/Non volatile memories/SD_DAT3" "SD_DAT3"
3704 J1 2
3705 U1 B16
3706Net 507 "/Non volatile memories/SD_DAT2" "SD_DAT2"
3707 J1 1
3708 U1 A16
3709Net 508 "/FPGA, Port0, Port2, PROG IF/SD_DAT1" "SD_DAT1"
3710 J1 8
3711 U1 B18
3712Net 509 "/Non volatile memories/SD_DAT0" "SD_DAT0"
3713 J1 7
3714 U1 A18
3715Net 510 "/DDR Banks/M1_A5" "M1_A5"
3716 U3 36
3717 RP6 3
3718Net 511 "/DDR Banks/M1_A4" "M1_A4"
3719 U3 35
3720 RP6 4
3721Net 512 "/DDR Banks/M1_A3" "M1_A3"
3722 RP1 5
3723 U3 32
3724Net 513 "/FPGA Port 1, Port 3 (DDR, USB)/M1_A2" "M1_A2"
3725 U3 31
3726 RP1 6
3727Net 514 "/FPGA Port 1, Port 3 (DDR, USB)/M1_A1" "M1_A1"
3728 U3 30
3729 RP1 7
3730Net 515 "/DDR Banks/M1_A0" "M1_A0"
3731 U3 29
3732 RP1 8
3733Net 516 "/DDR Banks/M0_A12" "M0_A12"
3734 RP18 8
3735 U2 42
3736Net 517 "/DDR Banks/M0_A11" "M0_A11"
3737 RP18 7
3738 U2 41
3739Net 518 "/DDR Banks/M0_A10" "M0_A10"
3740 U2 28
3741 RP15 5
3742Net 519 "/DDR Banks/M0_A9" "M0_A9"
3743 U2 40
3744 RP18 6
3745Net 520 "/FPGA Port 1, Port 3 (DDR, USB)/M0_A8" "M0_A8"
3746 U2 39
3747 RP18 5
3748Net 521 "/DDR Banks/M0_A7" "M0_A7"
3749 RP17 8
3750 U2 38
3751Net 522 "/FPGA Port 1, Port 3 (DDR, USB)/M0_A6" "M0_A6"
3752 RP17 7
3753 U2 37
3754Net 523 "/DDR Banks/M0_A5" "M0_A5"
3755 U2 36
3756 RP17 6
3757Net 524 "/FPGA Port 1, Port 3 (DDR, USB)/M0_A4" "M0_A4"
3758 RP17 5
3759 U2 35
3760Net 525 "/FPGA Port 1, Port 3 (DDR, USB)/M1_DQ15" "M1_DQ15"
3761 RP8 1
3762 U3 65
3763Net 526 "/DDR Banks/M1_DQ14" "M1_DQ14"
3764 U3 63
3765 RP8 2
3766Net 527 "/FPGA Port 1, Port 3 (DDR, USB)/M1_DQ13" "M1_DQ13"
3767 U3 62
3768 RP8 3
3769Net 528 "/FPGA Port 1, Port 3 (DDR, USB)/M1_DQ12" "M1_DQ12"
3770 RP8 4
3771 U3 60
3772Net 529 "/FPGA Port 1, Port 3 (DDR, USB)/M1_DQ11" "M1_DQ11"
3773 U3 59
3774 RP9 1
3775Net 530 "/DDR Banks/M1_DQ10" "M1_DQ10"
3776 RP9 2
3777 U3 57
3778Net 531 "/FPGA Port 1, Port 3 (DDR, USB)/M1_DQ9" "M1_DQ9"
3779 U3 56
3780 RP9 3
3781Net 532 "/FPGA Port 1, Port 3 (DDR, USB)/M1_DQ8" "M1_DQ8"
3782 RP9 4
3783 U3 54
3784Net 533 "/FPGA Port 1, Port 3 (DDR, USB)/M1_DQ7" "M1_DQ7"
3785 RP4 5
3786 U3 13
3787Net 534 "/FPGA Port 1, Port 3 (DDR, USB)/M1_DQ6" "M1_DQ6"
3788 U3 11
3789 RP4 6
3790Net 535 "/FPGA Port 1, Port 3 (DDR, USB)/M1_DQ5" "M1_DQ5"
3791 U3 10
3792 RP4 7
3793Net 536 "/FPGA Port 1, Port 3 (DDR, USB)/M1_DQ4" "M1_DQ4"
3794 U3 8
3795 RP4 8
3796Net 537 "/DDR Banks/M1_DQ3" "M1_DQ3"
3797 RP5 5
3798 U3 7
3799Net 538 "/DDR Banks/M1_DQ2" "M1_DQ2"
3800 RP5 6
3801 U3 5
3802Net 539 "/FPGA Port 1, Port 3 (DDR, USB)/M1_DQ1" "M1_DQ1"
3803 RP5 7
3804 U3 4
3805Net 540 "/FPGA Port 1, Port 3 (DDR, USB)/M1_DQ0" "M1_DQ0"
3806 RP5 8
3807 U3 2
3808Net 541 "/DDR Banks/M1_A12" "M1_A12"
3809 U3 42
3810 RP7 1
3811Net 542 "/DDR Banks/M1_A11" "M1_A11"
3812 U3 41
3813 RP7 2
3814Net 543 "/FPGA Port 1, Port 3 (DDR, USB)/M1_A10" "M1_A10"
3815 RP2 5
3816 U3 28
3817Net 544 "/FPGA Port 1, Port 3 (DDR, USB)/M1_A9" "M1_A9"
3818 U3 40
3819 RP7 3
3820Net 545 "/FPGA Port 1, Port 3 (DDR, USB)/M1_A8" "M1_A8"
3821 RP7 4
3822 U3 39
3823Net 546 "/FPGA Port 1, Port 3 (DDR, USB)/M1_A7" "M1_A7"
3824 U3 38
3825 RP6 1
3826Net 547 "/FPGA Port 1, Port 3 (DDR, USB)/M1_A6" "M1_A6"
3827 RP6 2
3828 U3 37
3829Net 548 "/FPGA Port 1, Port 3 (DDR, USB)/M1_BA1" "M1_BA1"
3830 U3 27
3831 RP2 6
3832Net 549 "/FPGA Port 1, Port 3 (DDR, USB)/M1_BA0" "M1_BA0"
3833 RP2 7
3834 U3 26
3835Net 550 "/DDR Banks/M0_BA1" "M0_BA1"
3836 RP15 6
3837 U2 27
3838Net 551 "/FPGA Port 1, Port 3 (DDR, USB)/M0_BA0" "M0_BA0"
3839 RP15 7
3840 U2 26
3841Net 552 "/Ethernet Phy/ETH_TXD3" "ETH_TXD3"
3842 U4 20
3843 U1 A8
3844Net 553 "/FPGA, Port0, Port2, PROG IF/ETH_TXD2" "ETH_TXD2"
3845 U1 C10
3846 U4 19
3847Net 554 "/DDR Banks/M0_A3" "M0_A3"
3848 RP14 5
3849 U2 32
3850Net 555 "/FPGA Port 1, Port 3 (DDR, USB)/M0_A2" "M0_A2"
3851 U2 31
3852 RP14 6
3853Net 556 "/FPGA Port 1, Port 3 (DDR, USB)/M0_A1" "M0_A1"
3854 U2 30
3855 RP14 7
3856Net 557 "/FPGA Port 1, Port 3 (DDR, USB)/M0_A0" "M0_A0"
3857 RP14 8
3858 U2 29
3859Net 558 "/FPGA Port 1, Port 3 (DDR, USB)/M0_DQ15" "M0_DQ15"
3860 RP10 5
3861 U2 65
3862Net 559 "/FPGA Port 1, Port 3 (DDR, USB)/M0_DQ14" "M0_DQ14"
3863 U2 63
3864 RP10 6
3865Net 560 "/FPGA Port 1, Port 3 (DDR, USB)/M0_DQ13" "M0_DQ13"
3866 U2 62
3867 RP10 7
3868Net 561 "/DDR Banks/M0_DQ12" "M0_DQ12"
3869 RP10 8
3870 U2 60
3871Net 562 "/FPGA Port 1, Port 3 (DDR, USB)/M0_DQ11" "M0_DQ11"
3872 U2 59
3873 RP11 5
3874Net 563 "/FPGA Port 1, Port 3 (DDR, USB)/M0_DQ10" "M0_DQ10"
3875 RP11 6
3876 U2 57
3877Net 564 "/DDR Banks/M0_DQ9" "M0_DQ9"
3878 U2 56
3879 RP11 7
3880Net 565 "/FPGA Port 1, Port 3 (DDR, USB)/M0_DQ8" "M0_DQ8"
3881 U2 54
3882 RP11 8
3883Net 566 "/FPGA Port 1, Port 3 (DDR, USB)/M0_DQ7" "M0_DQ7"
3884 RP12 5
3885 U2 13
3886Net 567 "/DDR Banks/M0_DQ6" "M0_DQ6"
3887 U2 11
3888 RP12 6
3889Net 568 "/DDR Banks/M0_DQ5" "M0_DQ5"
3890 U2 10
3891 RP12 7
3892Net 569 "/FPGA Port 1, Port 3 (DDR, USB)/M0_DQ4" "M0_DQ4"
3893 U2 8
3894 RP12 8
3895Net 570 "/FPGA Port 1, Port 3 (DDR, USB)/M0_DQ3" "M0_DQ3"
3896 U2 7
3897 RP13 5
3898Net 571 "/FPGA Port 1, Port 3 (DDR, USB)/M0_DQ2" "M0_DQ2"
3899 RP13 6
3900 U2 5
3901Net 572 "/DDR Banks/M0_DQ1" "M0_DQ1"
3902 RP13 7
3903 U2 4
3904Net 573 "/FPGA Port 1, Port 3 (DDR, USB)/M0_DQ0" "M0_DQ0"
3905 RP13 8
3906 U2 2
3907}
3908#End
3909

Archive Download this file

Branches:
master



interactive